문맥 (context)
[청구항 1]
상기 제1제어신호에 따라 제어되는 주파수로 발진신호를 발생시키며, 아날로그 제1제어신호(123a)에 응답하는 제어가능한 발진기(124)를 구비하며, 파일롯트 신호 소자를 내포하는 오디오 정보를 포함하는 아날로그 합성신호에 응답하는 스테레오 디코더 장치에 있어서,상기 합성신호를 수치적인 비트 가중형으로 파일롯트 신호성분의 상기 동기화 정보를 포함하는 제1 복수 비트신호를 가지는 비트가중 샘플신호를 발생시키도록 상기 합성신호를 샘플하는 상기 아날로그 합성신호에 응답하는 샘플링 수단과, 상기 파일롯트 신호성분 및 상기 발진신호 사이의 위상차 표시인 수치적 비트 가중치로 제2복수 비트를 가지는 디지털 워드를 형성하는 위상 에러 지시신호를 발생시키기 위한 상기 샘플신호 및 상기 발진신호에 응답하는 수단과, 제1전류(i3)원(is3)과, 캐패시턴스(c4)와, 상기 제1전류(i3)를 상기 캐패시턴스에 주어진 간격으로 결합시키기 위해 제어 단말에 결합된 제2제어신호에 응답하는 제어수단(204,205,asw1,asw2,asw3,asw4)과, 상기 제1전류가 상기 캐패시턴스에 결합되어 상기 캐패시턴스내에 상기 아날로그 제어신호를 발생시키는 상기의 주어진 간격의 길이를 변화시키는 방법으로 상기 제2 제어신호를 발생시키기 위한 상기 위상오차 지시신호의 제2복수 비트에 응답하는수단구비하는것을특징으로 하는스테레오 디코더 장치.
[청구항 2]
제1항에 있어서,상기 제2제어신호 발생수단이 상기 위상에러 지시신호의 값에 따라 프리세트된 카운터로 구성되며, 상기 제2제어신호 발생수단이 상기의 주어진 간격동안에 상기 클럭신호의 클럭신호 카운트 펄스에 응답하며, 상기 카운터가 상기 클럭신호를 카운트하는동안제2제어신호발생되는것을특징으로 하는스테레오 디코더 장치.
[청구항 3]
제1항에 있어서,상기 위상 에러 지시신호가 제1극성(plus)에 있을 때 상기 제2제어신호가 발생하며 상기 위상 에러 지시신호에 반대극성에 있을 때는상기제2제어신호발생하지않는것을특징으로 하는스테레오 디코더 장치.
[청구항 4]
제3항에 있어서,상기 제1전류를 상기 캐패시터(c4)에 결합하는 상기 제어가능한 수단이 상기 제2제어신호가 발생할 때 전도성이 생기는제1스위치포함하는것을특징으로 하는스테레오 디코더 장치.
[청구항 5]
제4항에 있어서,상기 위상 에러 지시신호의 값에 따라 변하는 상기 위상 에러 지시신호가 반대극성에 있을 때 상기의 제3신호를 발생시키는 제2의 주어진 간격동안 제2제어신호(discharge)를 발생시키기 위한 상기 위상 에러 표시신호에 응답하는 수단(205), 및 제2전류(i4)원 (is4)을 상기 캐패시터내의 상기 제1신호와 상기 제1전류(i3)방식과 반대되는 방식으로 변화시키는 상기 캐패시터(c4)에 결합시키기 위해 상기 제3제어신호가 발생할 때 상기 제2의 주어진 간격동안 전도성이 생기는제2스위치구비하는것을특징으로 하는스테레오 디코더 장치.
[청구항 6]
제5항에 있어서,상기 제1스위치(asw1)가 비전도성일 때 상기 제1전류(i3)에 교번전류 통로를 형성하기 위한, 상기 제1스위치(asw1)가 비전도성일 때 전도성이며 그 역도 또한 같은 상기 제2제어신호에 응답하는제3스위치구비하는것특징으로 하는스테레오 디코더 장치.
[청구항 7]
제6항에 있어서,상기 제1스위치(asw1)가 전도성에 비전도성으로, 비전도성에서 전도성으로 변할 때 상기 제1전류의 흐름이 사실상 연속되도록 하는상기제3스위치구비하는것을특징으로 하는스테레오 디코더 장치.
[청구항 8]
제1항에 있어서,상기 제1제어신호에 결합되어 상기 fet 트랜지스터의 고입력 임피던스가 상기 캐패시턴스(c4)내의 전하가 상기 주어진 간격의 밖에서 변하는 것을 방지하는 게이트 전극을 가진 fet 트랜지스터(124c)를 포함하는 상기의 제어가능한발진기구비하는것을특징으로 하는스테레오 디코더 장치.
[청구항 9]
제1항에 있어서,상기 제2제어신호는 상기 제1전류가 상기 캐패시턴스에 결합될 때 상기의 주어진 간격을 결정하는펄스존속기간가지는것을특징으로 하는스테레오 디코더 장치.
[청구항 10]
제1항에 있어서,상기 제2제어신호는 상기 파일롯트성분과 상기 발진신호 사이의 위상차가 제1극성에 있을때발생되는것을특징으로 하는스테레오 디코더 장치.
[청구항 11]
제1항에 있어서,상기 제어가능한 수단이 사이 절대치에 따라 주어진 간격의 길이를 조정하기 위한 상기 제1위상 에러 지시신호의 절대치와 동등한 값을 가지는 디지털 워드를 형성하는 제2위상 지시신호를 발생시키기 위한 수단을 포함하는 상기 제어가능한수단구비하는것을특징으로 하는스테레오 디코더 장치.
[청구항 12]
제1항에 있어서,상기 제어가능한 수단은 상기 위상차가 제1극성에 있을 때 사이 제1전류(13)를 상기 캐패시턴스에 결합시키고 상기 위상차가 반대극성에 있을 때 제2전류(i4)를 상기 캐패시턴스에 결합시켜, 주어진 위상 사이클동안, 상기 위상차가 제1극성에 있는 한 상기 제2전류(i4)는 상기 캐패시턴스(c4)에서 분리되게 하고 상기 위상차가 반대 극성에 있는 한 사이 제1전류(i3)는 상기 캐패시턴스분리되게하는것을특징으로 하는스테레오 디코더 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
스테레오 디코더 장치에서 위상 에러 지시신호가 제1극성(plus)일 때와 반대극성에 있을 때, 제2제어신호의 발생 여부 및 제1전류(i3)와 제2전류(i4)의 캐패시턴스(c4) 결합 상태는 각각 어떻게 제어되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation위상 에러 지시신호의 극성(제1극성 vs 반대극성)에 따른 제2제어신호의 발생 여부와 제1전류(i3), 제2전류(i4)의 캐패시턴스(c4) 결합 상태를 파악해야 한다.
-
2정보 추출
information_extraction청구항 3에서 위상 에러 지시신호의 극성에 따른 제2제어신호 발생 여부를, 청구항 12에서 극성에 따른 i3와 i4의 결합 및 분리 상태를 추출한다.
- 상기 위상 에러 지시신호가 제1극성(plus)에 있을 때 상기 제2제어신호가 발생하며 상기 위상 에러 지시신호에 반대극성에 있을 때는상기제2제어신호발생하지않는것
- 상기 위상차가 제1극성에 있을 때 사이 제1전류(13)를 상기 캐패시턴스에 결합시키고 상기 위상차가 반대극성에 있을 때 제2전류(i4)를 상기 캐패시턴스에 결합시켜, 주어진 위상 사이클동안, 상기 위상차가 제1극성에 있는 한 상기 제2전류(i4)는 상기 캐패시턴스(c4)에서 분리되게 하고 상기 위상차가 반대 극성에 있는 한 사이 제1전류(i3)는 상기 캐패시턴스분리되게하는것
-
3근거 선택
evidence_selection제1극성 시: 제2제어신호 발생, i3 결합, i4 분리 / 반대극성 시: 제2제어신호 미발생, i4 결합, i3 분리 관련 구절을 선택한다.
- 상기 위상 에러 지시신호가 제1극성(plus)에 있을 때 상기 제2제어신호가 발생하며 상기 위상 에러 지시신호에 반대극성에 있을 때는상기제2제어신호발생하지않는것
- 상기 위상차가 제1극성에 있을 때 사이 제1전류(13)를 상기 캐패시턴스에 결합시키고 상기 위상차가 반대극성에 있을 때 제2전류(i4)를 상기 캐패시턴스에 결합시켜, 주어진 위상 사이클동안, 상기 위상차가 제1극성에 있는 한 상기 제2전류(i4)는 상기 캐패시턴스(c4)에서 분리되게 하고 상기 위상차가 반대 극성에 있는 한 사이 제1전류(i3)는 상기 캐패시턴스분리되게하는것
-
4논리 통합
logical_integration제1극성일 때는 제2제어신호가 발생하며 i3는 결합되고 i4는 분리됨을 확인하고, 반대극성일 때는 제2제어신호가 발생하지 않으며 i4는 결합되고 i3는 분리됨을 논리적으로 연결한다.
-
5결론 도출
conclusion_formulation질문에서 요구하는 두 가지 케이스(제1극성, 반대극성)에 대해 제2제어신호 발생 여부와 i3, i4의 결합 상태를 정리한다.
-
6답변 생성
answer_generation정리된 내용을 바탕으로 구조화된 답변을 생성한다.
최종 답변 (final_answer)
제1극성(plus) 시에는 제2제어신호가 발생하여 제1전류(i3)는 결합 상태가 되고 제2전류(i4)는 분리 상태가 된다. 반대극성 시에는 제2제어신호가 미발생하여 제1전류(i3)는 분리 상태가 되고 제2전류(i4)는 결합 상태가 된다.
핵심 해석 (core_interpretation)
위상 에러 지시신호의 극성에 따라 제2제어신호의 발생 여부를 결정하고, 이에 대응하여 제1전류(i3) 또는 제2전류(i4)를 선택적으로 캐패시턴스(c4)에 결합 또는 분리함으로써 위상차를 제어하는 기술이다.