문맥 (context)
[청구항 2]
제 1 항에 있어서,상기 기판상에 이 기판과 다른 도전형웰영역이 형성되고, 이 웰영역이 형성된 기판 주변부의 절연막과 웰영역위에 실리콘층이연속적형성된것을특징으로 하는반도체장치.
[청구항 3]
제 2 항에 있어서,상기 기판과 다른 도전형웰영역이상기기판위형성되도록된것을특징으로 하는반도체장치.
[청구항 7]
실리콘 반도체 기판 ; 소자를 분리하기 위해 기판위에 선택적으로 형성된 절연막
절연막이 형성되지 않은 기판 주변부의 절연막과, 이 절연막이 형성되지 않은 기판위에 연속적으로 형성된 실리콘층, 상기 실리콘층 위에 부분적으로 설치됨과 더불어 불순물이 주입된 mos트랜지스터의 소오스 및 드레인영역
상기 소오스 및 드레인영역 위에 형성된 mos트랜지스터의 게이트 절연막과 게이트 전극
상기 실리콘위에 부분적으로 설치됨과 더불어 상기 드레인 영역에 접속된 고저항영역으로 구성된 반도체장치
[청구항 8]
제 7 항에 있어서,상기mos트랜지스터와 고저항영역은 스테틱랜덤억세스메모리의 데이터 축적용 플립플롭을 구성하는인버터형성하게되는것을특징으로 하는반도체장치.
[청구항 12]
반도체 기판위에 형성된 제 1 트랜지스터, 상기 제 1 트랜지스터의 게이트 전극 부위를 제외하고 형성된 절연막
상기 절연막, 상기 게이트 전극의 노출부 및 상기 제 1 트랜지스터로부터 분리된 반도체 기판위에 형성된 에피텍셜층
상기 반도체 기판위의 에피텍셜층 위에 형성된 제 2 트랜지스터로 구성된 스태틱 반도체 메모리 장치에 있어서
상기 에피택셜층은 반도체 기판상에 단결정구조로 형성되며, 상기 기판을 제외한 다른 부분은 다결정구조로 형성되어, 상기 에페텍셜층의 제 1 트랜지스터가 고저항부하소자로 사용되도록 된 것을 특징으로 하는 반도체장치
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 7 및 청구항 8의 내용을 바탕으로, 반도체 장치 내에서 mos트랜지스터와 고저항영역이 결합하여 구성하는 구체적인 회로 요소는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation청구항 7과 8을 참조하여 mos트랜지스터와 고저항영역이 결합하여 구성하는 구체적인 회로 요소를 찾아야 한다.
-
2정보 추출
information_extraction청구항 7에서 mos트랜지스터와 고저항영역의 구성 요소를 확인하고, 청구항 8에서 이들의 결합 관계를 확인한다.
- 상기mos트랜지스터와 고저항영역은 스테틱랜덤억세스메모리의 데이터 축적용 플립플롭을 구성하는인버터형성하게되는것을특징으로 하는반도체장치
-
3근거 선택
evidence_selection두 구성 요소가 결합하여 형성하는 대상인 '스테틱랜덤억세스메모리의 데이터 축적용 플립플롭을 구성하는 인버터'를 근거로 선택한다.
- 상기mos트랜지스터와 고저항영역은 스테틱랜덤억세스메모리의 데이터 축적용 플립플롭을 구성하는인버터형성하게되는것을특징으로 하는반도체장치
-
4논리 통합
logical_integration청구항 7의 구성 요소들이 청구항 8에 의해 결합되어 인버터를 형성하고, 이 인버터가 플립플롭을 구성한다는 논리적 관계를 도출한다.
-
5결론 도출
conclusion_formulation질문에서 요구하는 구체적인 회로 요소는 인버터(플립플롭을 구성하는)이다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
스테틱랜덤억세스메모리의 데이터 축적용 플립플롭을 구성하는 인버터
핵심 해석 (core_interpretation)
본 발명은 mos트랜지스터와 고저항영역의 결합을 통해 SRAM의 데이터 축적을 위한 플립플롭 구성 요소인 인버터를 형성하는 기술에 관한 것이다.