불휘발성 반도체기억장치 document_id 1019880017732

[청구항 1] 표면을 갖추고 있는 반도체기판(42,100,150)과 기억장치의 주변회로를 구성하는 트랜지스터가 형성되어 있는 웰영역과는 분리되어 제공되게끔 상기 기판(42,100,150)의 표면에 형성되는 반도체 웰영역(40,102) 상기 기판상에 설치되는 병렬비트선(bl) 메모리셀트랜지스터를 위한 서페이스 브레이크다운방지층으로 기능하는 상기 웨영역(40,102)내에 형성되어 소오스 및 드레인으로도 작용하는 반도체층(68,70,72,74,76,78, ; 106,108,110,112,112,116)과 전하축적층(50) 및 제어게이트(54)를 포함하여 이루어진 일련의 메모리셀트랜지스터를 구비하고서 nand셀블럭(b1)을 구성하도록 상기 비트선(bl)에 접속되는 바꿔쓰기가 가능한 다수의 메모리셀(m) 선택된 nand셀블럭(b1)의 어떤 메모리셀이 기록대상으로 될 때 그 메모리셀의 전하축적층(50) 및 웰영역(40,102)과의 사이에서 전하가 이동하는 것을 허용할 정도로 강한 전계를 형성하는 레벨의 전압을 상기한 어떤 메모리셀의 제어게이트(54)에 공급하도록 되어있으면서, 상기 기억장치의 데이터소거모드시에는 모든 메모셀에 격납되어 있는 데이터를 동시에 소거하고, 상기 데이터소거모드에 연이은 데이터기록모드시에는 선택된 nand셀블럭(b1)의 메모리셀(m1~m4)에 대해 연속적으로 데이터를 기록하는 제어수단(12,14)을 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체기억장치 [청구항 2] 제 1항에 있어서 상기 기판(42,100)은 제1도전형으로 되어 있고, 웰영역(40,102)은 제2도전형으로 되어 있으며, 상기 반도체층(68,70,72,74,6,78 ; 106,108,110,112,114,116)은제1도전형있는것을특징으로 하는불휘발성 반도체기억장치. [청구항 3] 제 1 항에 있어서,상기 기판(150) 및 상기 웰영역(40)은 제1도전형으로 되어 있고, 상기 반도체층(68,70,72,74,76,78)은 제2도전형으로 되어 있으며, 또한 상기 웰영역(40)을 둘러싸도록 상기 기판(150)에 형성되며 제2도전형으로 되어 있는 부가적인웰영역구비되어있는것을특징으로 하는불휘발성 반도체 기억장치. [청구항 4] 제 3 항에 있어서,상기 웰영역(40,152)은공통웰전위접속되는것을특징으로 하는불휘발성 반도체기억장치. [청구항 5] 제 1 항에 있어서,상기 선택된 nand셀블럭(b1)은 그 nand셀블럭(b1)의 한 끝에 설치되어 선택적으로 통전됨으로써 그 nand셀블럭(b1)을 대응되는 관련 비트선(bl1)에 전기적으로 접속시켜 주는 제1선택 트랜지스터(qs1)와, 상기 선택된 nand셀블럭(b1)의 다른 한 끝에 설치되어 선택적으로 통전됨으로써 그 nand셀블럭(b1)을 상기 웰영역(40,102)에 전기적으로 접속시켜주는 제2트랜지스터(qs2)를 구비하여 구성된 것이고 ; 상기 제2선택트랜지스터(qs2)는 상기 기록모드에서 비통전됨으로써 상기 대응되는 비트선(bl1) 및 상기 기판(42,100)사이에서전류누설금지하는것특징으로 하는불휘발성 반도체 기억장치. [청구항 6] 제 1 항에 있어서,블럭(b)은 상기 기판(42)의 상방(上方)에 절연되게 제공되어 상기 메모리셀트랜지스터의 연속어레이와 실질적으로 평행하게 뻗어 있으면서 상기 각 메모리셀트랜지스터의 전하 축적층(50) 및 제어게이트(54)에 의해 절연적으로 샌드위치된 소거게이트층(200)을 구비하여 구성된 것이고 ; 상기 소거게이트층(200)은 상기 전하축적층(50)과 최소한 부분적으로 중첩되고, 상기 전하축적층(50) 및 상기 제어게이트(54)는 상기 소거게이트층(200)에 의해서로용량결합되는것을특징으로 하는불휘발성 반도체기억장치. [청구항 7] 표면에 반도체웰영역(40,102)이 형성되는 반도체기판(42,100,150)과 이 반도체기판(42,100,150)상에 설치되는 병렬비트선(bl) 이 병렬비트선(bl)과 절연적으로 교차하는 병렬워드선(wl) 상기 웰영역(40,102)내에 형성되며 소오스 및 드레인으로 기능하는 반도체층과, 전하축적층으로서 기능하며 전기적으로 부유적인 게이트층(28) 및, 대응되는 워드선에 접속되는 제어게이트층(32)을 구비하여 이루어져 있으면서 nand셀블럭을 구성하는 일련의 셀트랜지스터로 된 일련의 회로를 갖추고 있는 셀어레이를 포함하고 있으며, 상기 비트선(bl) 및 워드선(wl)의 교점에 각각 설치되어 메모리셀로서 기능하는 다수의 더블게이트전계효과트랜지스터(m) 상기 nand셀블럭의 한쪽 종단에 설치되어 선택적으로 도통되는 제1선택트랜지스터로 기능하는 전계효과트랜지스터(qs1) 상기 nand셀블럭의 다른 한쪽 종단에 설치되어 선택적으로 도통되는 제2선택트랜지스터로 기능하는 전계효과트랜지스터(qs2) 데이터기록모드시에 상기 nand셀블럭(b1)이 선택된 때, ① 상기 제1선택트랜지스터(qs1)를 도통시켜서 상기 nand셀블럭을 기록데이터가 공급되는 대응비트선(b1)에 접속시키고, ② 상기 제2선택트랜지스터(qs2)를 비도통상태로 만들어 상기 nand셀블럭을 상기 웰영역으로부터 부터 분리시키며, ③ 상기 nand셀블럭(b1)의 메모리셀(m1~m4)에 대해 연속적으로 데이터를 기록하고, 또한 반도체기억장치의 기록모드 이전에 실시되는 일괄소거모드시의 상기 웰영역의 전위와 다른 전위레벨을 갖도록 상기 웰영역의 전위(vwell)를 체크하는 구동수단(12,14)을 구비하여 구성된 것을 특징으로 하는 불휘발성 반도체기억장치 [청구항 8] 제 7 항에 있어서,상기 구동수단nand셀블럭(b1)의 메모리셀(m1~m4)중에 상기 제2선택트랜지스터(qs2)에 인접한 셀트랜지스터(m4)가 최초로 기록의 대상이 되고, 또한 상기 제1선택트랜지스터(qs1)에 인접한 셀트랜지스터(m1)가 최후에 기록의 대상이 되는 순서로 상기 nand셀블럭(b1)의 메모리셀(m1~m4)에 대하여데이터기록하는것을특징으로 하는불휘발성 반도체기억장치. [청구항 9] 제 8 항에 있어서,상기 구동수단은 상기 nand셀블럭(b1)의 어느 한 메모리셀이 기록의 대상이 될 때, ① 그 메모리셀의 상기 전하축적층(50) 및 상기 웰영역(50,102)사이에 전하 이동을 가능하게 하는 강한 전계를 형성할 수 있을 만큼의 높은 제1전압을 상기 어느 한 메모리셀의 제어게이트(54)에 공급하고, ② 상기 nand셀블럭의 나머지 메모리셀에는 상기 제1전압보다 작은제2전압인가하는것을특징으로 하는불휘발성 반도체기억장치. [청구항 10] 제 9 항에 있어서,기판(42,100)은 제1도전형으로 되어 있고, 웰영역(40,102)은 제2도전형으로 되어 있으며, 반도체층(68,70,72,74,76 ; 106,108,110,112,114,114)은제1도전형있는것을특징으로 하는불휘발성 반도체기억장치. [청구항 11] 제10항에 있어서,구동수단은 일괄소거모드에서 상기 웰영역에“h”레벨전위 및 “l”레벨전위중 하나를 인가하고, 상기 기록모드에서는 상기 웰영역에 “h”레벨전위 및 “l”레벨전위중하나인가하는것을특징으로 하는불휘발성 반도체기억장치. [청구항 12] 제 9 항에 있어서,기판(150) 및 상기 웰영역(40)은 제1도전형으로 되어 있고, 상기 반도체층(68,70,72,74,76,78)은 제2도전형으로 되어 있으며, 더욱이 상기 웰영역(40)을 둘러싸도록 상기 기판(150)에 형성된 제2도전형을 갖는 부가적인웰영역구비되어있는것을특징으로 하는불휘발성 반도체기억장치. [청구항 13] 제12항에 있어서,구동수단은 일괄소거모드에서 상기 웰영역(40,152)에 “l”레벨의 전위를 인가하고, 기록모드에서 상기 웰영역(40,152)에 “h”레벨전위인가하는것을특징으로 하는불휘발성 반도체기억장치.