가공데이터 · 특허 지식베이스

MOS형 집적회로의 전원 재공급 회로 document_id 1019880018217

출원번호
1019880018217
분류
전기(H섹션)
문맥 (context)
[청구항 1] -전원이 인가되는 전원단자, 접지단자 및 집적회로의 전원을 인에이블 또는 디스에이블 시키는 출력단자 -접지단자와 제1회로노드 사이에 연결되며, 그 충전이 전원단자와 제1호로 노드사이에 연결된 제1의 p형 트랜지스터를 경유하여 제어되는 제1커패시터 -그 입력단자가 제1회로 노드에 연결되는 변형 가능한 스레시홀드 전압을 가진 인버터 게이트 -인버터 게이트의 출력단자와 출력단자 사이에 연결되는 인버터 -제1의 p형 트랜지스터를 제어하는 분배기 회로와 직렬 연결되는 전류원 및 -인버터링형 전달함수 v s =f(v e )를 가지며, 전류원의 작동을 제어하는 방법으로 전류원과 인버터 게이트의 출력단자 사이에 연결되는 회로로 이루어진것을 특징으로 하는 mos형 집적회로를 스타트 시키기 위한 전원 재공급회로 [청구항 2] 제1항에 있어서,변형 가능한 스레시홀드 전압 인버터 게이트는 그 게이트가 분배기 회로의 출력단자에 연결된 제2트랜지스터를 경유하여 접지단자에 연결된인버터구성된것을특징으로 하는회로. [청구항 3] 제1항에 있어서,게이트가 출력단자에 연결되고, 제2트랜지스터와 병렬 연결되는제3트랜지스터포함하는것을특징으로하는회로. [청구항 4] 제1항에 있어서,분배기 회로가 다이오우드 연결된 2개의 mos트랜지스터구성된것을특징으로하는회로. [청구항 5] 제1항에 있어서,전류원이 제4의 p형트랜지스터구성된것을특징으로하는회로. [청구항 6] 제1항에 있어서,인버터형의 전달함수vs=f(ve)를 갖는 회로가 간단한인버터구성되는것을특징으로 하는회로. [청구항 7] 제1항에 있어서,인버터형의 전달함수vs=f(ve)를 갖는 회로는 제5의 p형 트랜지스터와 제6의 n형 트랜지스턴간에 이루어지는 인버터로 구성되며, 인버터의 출력단자는 제5의 p형 트랜지스터와 다이오드 연결 트랜지스터 사이에 형성되는노드된것을특징으로 하는회로. [청구항 8] 제1항에 있어서,인버터형의 전달함수vs=f(ve)를 갖는 회로는 전원단자와 제5의 p형 트랜지스터의 단자간의 직렬연결, 다이오우드 연결 트랜지스터 및 제6의 n형 트랜지스터로 구성되며,회로의 입력단자는 게이트가 전원단자에 연결되는 제6의 형 트랜지스터를 경유하여, 제5의 p형 트랜지스터의 게이트에 연결되고, 제6의 n형 트랜지스터의 게이트에 직접 연결되며, 회로의 출력단자는 제5의 p형 트랜지스터와 다이오우드 연결 트랜지스터 사이에 형성된회로노드된것을특징으로 하는회로. [청구항 9] 제8항에 있어서,트랜지스터와 제5 트랜지스터의 게이트 사이에 연결되는직렬연결캐패시터포함하는것을특징으로 하는회로. [청구항 10] 제1항에 있어서,분배기 회로의 출력단자와 제1의 회로 노드 사이에 위치하는 제1 캐패시터, 인버터형의 전달함수 vs=f(ve)를 갖는회로의입력단자와인버터 게이트의출력단자사이의제2캐패시터및출력단자와제3트랜지스터의게이트사이의제3캐패시터포함하는것을특징으로하는회로. [청구항 11] 제10항에 있어서,및 제3캐패시터들은 2개의 주전극들이 쇼트되고 게이트가 p형 트랜지스터에 대해서는 전원단자 또는 n형 트랜지스터에 대해서는 접지단자에 연결되는 p형 mos 트랜지스터들 또는 n형 mos트랜지스터들구성되는것을특징으로하는회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
MOS형 집적회로의 전원 재공급 회로에서 인버터형 전달함수 vs=f(ve)를 갖는 회로가 제5의 p형 트랜지스터와 제6의 n형 트랜지스터로 구성될 경우, 해당 회로의 출력단자는 어디에 형성되는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    인버터형 전달함수를 갖는 회로가 제5의 p형 트랜지스터와 제6의 n형 트랜지스터로 구성될 때, 해당 회로의 출력단자 위치를 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 7에서 인버터형 전달함수를 갖는 회로가 제5의 p형 트랜지스터와 제6의 n형 트랜지스터 간에 이루어지는 인버터로 구성됨을 확인한다.

    • 인버터형의 전달함수vs=f(ve)를 갖는 회로는 제5의 p형 트랜지스터와 제6의 n형 트랜지스턴간에 이루어지는 인버터로 구성되며
    • 인버터의 출력단자는 제5의 p형 트랜지스터와 다이오드 연결 트랜지스터 사이에 형성되는노드
  3. 3근거 선택evidence_selection

    해당 회로의 출력단자 위치를 명시한 구절을 선택한다.

    • 인버터의 출력단자는 제5의 p형 트랜지스터와 다이오드 연결 트랜지스터 사이에 형성되는노드
  4. 4논리 통합logical_integration

    제5의 p형 트랜지스터와 제6의 n형 트랜지스터로 구성된 인버터의 출력단자가 제5의 p형 트랜지스터와 다이오드 연결 트랜지스터 사이에 형성된다는 정보를 결합한다.

  5. 5결론 도출conclusion_formulation

    출력단자는 제5의 p형 트랜지스터와 다이오드 연결 트랜지스터 사이에 형성되는 노드임을 도출한다.

  6. 6답변 생성answer_generation

    질문에 대한 직접적인 답변을 추출하여 작성한다.

최종 답변 (final_answer)
제5의 p형 트랜지스터와 다이오드 연결 트랜지스터 사이에 형성되는 노드
핵심 해석 (core_interpretation)
인버터형 전달함수를 갖는 회로의 구성 요소인 제5의 p형 트랜지스터와 제6의 n형 트랜지스터를 이용한 인버터 구조에서, 출력단자가 형성되는 특정 노드의 위치를 정의한다.