가공데이터 · 특허 지식베이스

디지탈 영상신호 처리장치 document_id 1019890001283

출원번호
1019890001283
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제1항에 있어서,상기 네트워크부(20)는, 이 네트워크부의 입력부와 출력부가 매트릭스 구조의 입력라인과 출력라인에 의하여 관련되어 있고, 입력라인과 출력라인의 클로스포인트는, 이 네트워크부에 내장된 네트워크 제어부(201)에 의하여 프로그래머블에서 오프에서온제어되는것을특징으로 하는디지탈 영상신호 처리장치. [청구항 3] 제1항에 있어서,상기 프로그래머블 연산처리부(21(01) ~ 21(16))은, 동기신호가 부가된 2계통의 디지탈신호중, 한쪽의 계통신호가 딜레이라이을 통하여 공급되는 제1의 동기분리부(31a)와, 상기 2계통의 디지탈 신호중, 다른쪽 계통의 신호가 직접공급되는 제2의 동기분리부(31b)와, 상기 제1과 제2의 동기분리부에서 분리된 데이터가 공급되는 데이터 처리부(32~38)와, 상기 제1과 제2의 동기분리부에서 분리된 동기신호가 공급되어 이 동기신호에 동기하여 상기 데이터처리부의 프로그램 동작을 취급함과 동시에, 상기 2계통의 디지탈 영상신호에 위상 맞춤을 행하기 위하여 상기 딜레이라인(60)의 지연량을 제어하는수단구비한것을특징으로 하는디지탈 영상신호 처리장치. [청구항 4] 제1항에 있어서,상기 프로그래머블 연산처리부는, 그 내부에 비교기로서 동작하는 연산부(33)과 적어도 2개의 레지스터(44)와, 이 레지스터 출력을 상기 연산부의 플래그내용에 부응하여 선택하고, 이 프로그래머블 연산처리부의 출력으로서 도출하는절환수단구비한것을특징으로 하는디지탈 영상신호 처리장치. [청구항 5] 제1항에 있어서,상기 프로그래머블 연산처리부는, 복수의 데이터처리부(32. 33, 34, 36, 38)와, 이 데이터 처리부에 상기 동기신호에 응답하여 각각 동시에 부여하기 위한 명령코드를 각각 이 데이터 처리부에 대응한 영역에 격납한 콘트롤메모리부(202)와, 이 콘트롤메모리부에 대하여 외부의 프로그램 메모리에서의 명령을 디코드하여 성립한 명령디코더구비한 것을특징으로 디지탈 영상신호 처리장치. [청구항 6] 제1항에 있어서,상기 프로그래머블 연산처리부는, 또, 외부호스트 제어부(22)와 내부의 프로그래머블 데이터 처리부(32~38)를 관련시켜 호스트 인터페이스(42)와, 외부 프로그램 메모리를 엑세스하는 애드레스제어부(400)를 포함하여, 상기 인터페이스는, 상기 호스트 제어부에서의 데이터를 일방 또는 타방의 트랜스퍼레지스터(103, 104)에 선택적으로 공급하는 제1의 절환부(101)와 상기 일방 또는 타방의 트랜지스퍼레지스터(103, 104)의 출력데이터를 선택적으로 도출하여 상기 프로그래머블 데이터처리부와 상기 애드레스제어부에 공급할 수 있는 제2의 절환부(102)와, 상기 일방과 타방의 트랜스퍼레지스터의 소정의 비트가 공급되어 상기 제1과 제2의 절환부의 선택상태를 제어하는 절환제어부로서 상기 제1의 절환부가 상기 일방의 트랜스퍼레지스터를 상기 호스트제어에 관련하여, 제2의 절환부가 타방의 트랜스퍼레지스터를 상기 프로그래머블 데이터처리부 및 애드레스제어부에 관련되어 있고, 또 상기 호스트제어부에서 일발의 트랜스퍼레지스터에 제1의 절환부를 통하여 데이터가 서입되어 있는 상태에서, 이 일방의 트랜스퍼레지스터의 소정의 비트로 입력이 공급된때에 제1절환부가 일방의 트랜스퍼레지스터를 프로그래머블 데이터처리부 및 애드레스제어부에 관련하여, 상기 제2의 절환부가 타방의 트랜스퍼레지스터를 호스트제어에 관련되도록 제어하는절환제어부구비한것을특징으로 하는디지탈 영상신호 처리장치. [청구항 7] 제1항에 있어서,상기 프로그래머블 연산처리부는, 제1증분치레지스터의 출력과 입력영상신호의 애드레스데이터를 연산하여 출력연산신호의 수평방향 애드레스를 출력하는 수평 방향 애드레스 발생수단(610)과, 이 수평방향 애드레스 발생수단에서의 수평방향 애드레스와 비교치 애드레스이 내용과 비교하여, 이 수평방향 애드레스가 비교치 레지스터에 의하여 결정된 영역내에 있는가 아닌가를 나타태는 영역판정 출력을 얻는 수평방향 애드레스 비교수단(620)과, 상기 수평방향 애드레스 발생수단에서의 수평방향 애드레스와, 대체치 레지스터에서의 출력을 선택적으로 도출하는 수평방향애드레스 절환수단(630)과, 제2증분치레지스터의 출력과 입력영상신호의 애드레스 데이터를 연산하여 출력연산 신호의 수직방향 애드레스를 출력하는 수직방향 애드레스 발생수단(710)과, 이 수직방향 애드레스 발생수단에서의 수직방향 애드레스와 비교치 레지스터의 내용과 비교하여, 이 수직방향 애드레스가 비교치 레지스터에 의하여 결정된 영액내에 있는가 없는가를 나타내는 영역판정 출력을 얻는 수직방향 애드레스 비교수단(720)과, 상기 수직방향애드레스 발생수단에서의 수직 방향애드레스와 대체치 레지스터에서의 출력을 선택적으로 도출하는 수직방향 애드레스 절환수단(730)과, 상기 수평 및 수직애드레스 비교수단에서의 각 영역 판정출력이 공급되어 각 영역외에 애드레스가 변화한 때에 상기 수평 및 또는 수직애드레스 절환수단을 제어하여, 대응하는 수평 및 또는 수직의 대체치 레지스터의 출력을 선택하여 도출시키는 오토리플레이스 콘트롤수단(740)과, 상기 수평 및 수직방향 애드레스 절환수단에서 출력된 애드레스의 소수점 이하의 데이터가 공급되고, 이 애드레스의 정수치로 얻어지는 2차원 애드레스에 대한 2차원 보간계수를 발생하는 룩엎테이블구비한것을특징으로 하는디지탈 영상신호 처리장치. [청구항 8] 제1항에 있어서,상기 프로그래머블 연산처리부는, 외부프로그램메모리(100)에 프로그램데이터를 독출하기 위한 애드레스를 부여하는 애드레스제어부(400)와 상기 프로그램메모리에서의 프로그램데이터를 모아들이는 명령래치부(503)와 이 명령래치부에 래치된 데이터를 디코드하고 그 디코드내용에 부응하여 상기 명령대치부에 클록을 부여하고 있는 클록제어부(505)를 제어하여 이 클록을 정지시키는디코더부구비한것을특징으로 하는디지탈 화상신호 처리장치. [청구항 9] 제1항에 있어서,상기 프로그래머블 연산처리부는, 외부의 프로그램메모리(100)에 프로그램데이터를 독출하기 위한 애드레스를 부여하는 애드레스제어부(400)와 상기 외부의 프로그램메모리의 특정의 점프선애드레스의 명령 데이터를 미리 기억하고 있는 프로그램테이블(10(1))과 상기 프로그램메모리와 프로그램테이블에서의 출력데이터중 어느일방을 선택하는 것이 가능한 멀티플렉서(501, 502)와, 상기 멀티플렉서부에서의 데이터를 취입한 명령래치부(503)와, 이 명령래치부에 래치된 데이터를 디코드하고 그 디코드내용에 부응하여 상기 멀치플렉서부의 선택데이터를 결정하는디코더부구비한것을특징으로 하는디지탈 영상신호처리장치. [청구항 10] 제1항에 있어서,상기 프로그래머블 연산처리부는 프로그래머블 데이터처리부와, 이 프로그래머블 데이터치리부에 외부의 프로그램메모리(100)의 프로그램데이터를 부여하기 위하여, 이 프로그램데이터를 독출하는 애드레스를 연속하여 발행하기 위한 프리페치 수단(403, 404, 405)와, 이 프리페치수단의 출력 변경용의 애드레스 데이터로서, 펌프애드레스 테이블(401)에서의 점프애드레스를 부여하는 제1멀티플렉서부(402, 403)와, 상기 외부이 프로그램메모리의 특정의 점프선 애드레스 명령데이터를 미리 기억하고 있는 프로그램테이블(10(1))과, 상기 프로그램 메모리와, 상기 프로그램테이블에서의 출력데이터중 어느일방을 선택할수가 있는 제2의 멀티플렉서부(501, 502)와, 상기 멀티플렉서부에서의 데이터를 취입하는 명령래치부(503)와, 이 명령래치부에 래치된 데이터를 디코드하고 그 디코드내용에 부응하여 상기 제2의 멀티플렉서부를 제어하며 이 프로그램 테이블의 상기 저프선애드레스의 명령데이터를 명령래치부에 래치시킴과 함께, 상기 제1의 멀티플렉서부를 제어하여 상기 점프애드레스 테이블에서의 점프애드레스를 상기 프리페치 수단에 공급시키는디코더부구비한것을특징으로 하는디지탈 영상신호 처리장치. [청구항 11] 제10항에 있어서,상기 디코더부는, 상기 프로그래머블 데이터처리부에서 얻어지는 조건코드에 응답하고 상기 점프애드레스테이블의 출력점프애드레스가 상기 프리페치 수단에 공급되도록, 상기 제1의 멀티플렉서부를제어하는것을특징으로 하는디지탈 화상신호처리장치. [청구항 12] 제10항에 있어서,상기 디코더부는 상기 프로그래머블 데이터처리부에서 얻어지는 조건코드에 응답하고 상기 프로그램 데이블에서의 상기 점프선 애드레스의 명령데이터가 상기 명령 디코더에 래치되도록 상기 제2의 멀티플렉서부를 제어함과 함께, 상기 점프애드레스 테이블의 출력 점프애드레스가 상기프리페치 수단에 공급되도록, 상기 제1의 멀티플렉서부를제어하는것을특징으로 하는디지탈 화상신호처리장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
디지탈 영상신호 처리장치의 프로그래머블 연산처리부 내에서, 2계통의 디지탈 신호 중 한쪽 계통의 신호가 딜레이라인을 통해 공급될 때, 위상 맞춤을 수행하기 위해 제어되는 대상은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    질문은 프로그래머블 연산처리부 내에서 2계통의 신호 중 한쪽이 딜레이라인을 통해 공급될 때, 위상 맞춤을 위해 제어되는 대상을 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 3에서 2계통의 디지탈 신호 중 한쪽이 딜레이라인을 통해 공급된다는 조건과 위상 맞춤을 위한 제어 수단에 관한 내용을 추출한다.

    • 상기 프로그래머블 연산처리부(21(01) ~ 21(16))은, 동기신호가 부가된 2계통의 디지탈신호중, 한쪽의 계통신호가 딜레이라이을 통하여 공급되는 제1의 동기분리부(31a)와, 상기 2계통의 디지탈 신호중, 다른쪽 계통의 신호가 직접공급되는 제2의 동기분리부(31b)와, 상기 제1과 제2의 동기분리부에서 분리된 데이터가 공급되는 데이터 처리부(32~38)와, 상기 제1과 제2의 동기분리부에서 분리된 동기신호가 공급되어 이 동기신호에 동기하여 상기 데이터처리부의 프로그램 동작을 취급함과 동시에, 상기 2계통의 디지탈 영상신호에 위상 맞춤을 행하기 위하여 상기 딜레이라인(60)의 지연량을 제어하는수단구비한것을특징으로 하는디지탈 영상신호 처리장치
  3. 3근거 선택evidence_selection

    위상 맞춤을 위해 제어되는 대상이 명시된 구절을 선택한다.

    • 상기 2계통의 디지탈 영상신호에 위상 맞춤을 행하기 위하여 상기 딜레이라인(60)의 지연량을 제어하는수단
  4. 4논리 통합logical_integration

    청구항 3의 문맥을 종합하면, 위상 맞춤을 수행하기 위해 제어되는 대상은 딜레이라인(60)의 지연량임을 알 수 있다.

    • 상기 2계통의 디지탈 영상신호에 위상 맞춤을 행하기 위하여 상기 딜레이라인(60)의 지연량을 제어하는수단
  5. 5결론 도출conclusion_formulation

    질문에 대한 직접적인 답변으로 '딜레이라인(60)의 지연량'을 도출한다.

  6. 6답변 생성answer_generation

    추출된 정보를 바탕으로 최종 답변을 작성한다.

최종 답변 (final_answer)
딜레이라인(60)의 지연량
핵심 해석 (core_interpretation)
디지탈 영상신호 처리 시 두 계통의 신호 간 위상을 맞추기 위해 딜레이라인을 통해 공급되는 신호의 지연량을 제어하는 기술에 관한 것이다.