문맥 (context)
[청구항 1]
첫째와 둘째 주요표면을 가지는 첫째 도전형 반도체기판
상기 반도체 기판의 상기 첫째 주요표면에 형성된 첫째 도전형의 첫째 주전극영역
소정의 깊이와 소정의 폭의 열린부분을 가지는 상기 버퍼영역, 상기 반도체 기판의 상기 둘째 주요표면에 형성되는 비교적 고 불순물 집중을 가지는 첫째도전형 버퍼영역
상기 버퍼영역의 상기 열린부분을 통하여 상기 반도체 기판과 접촉하는 둘째 도전형의 둘재 주전극영역
상기 버퍼영역과 상기 둘째 주전극영역이 서로가 전기적으로 연결하기 위한 연결영역
상기 첫째와 둘째 주전극 영역 사이에 흐르는 전류를 제어하기 위한 제어영역으로 이루어지는 바이폴라 반도체 스윗칭 장치
[청구항 2]
제1항상기 버퍼영역은 상기 둘째 주전극 영역의 부분을 덮는 부분포함하여 이루어지는 바이폴라 반도체 스윗칭 장치.
[청구항 3]
제2항부분은 소정의 불순물 집중분포이루어지는 바이폴라 반도체 스윗칭장치.
[청구항 4]
제1항에 있어서,상기 장치는 정전유도 사이리스터를 포함하고 그리고 상기 제어영역은 상기 게이트 영역에 의해 에워싸인 채널영역과 상기 반도체 기판에 형성되는 둘째 도전형 게이트 영역형성하는 바이폴라 반도체 스윗칭 장치.
[청구항 5]
제1항에 있어서,상기 장치는 절연 게이트 바이폴라 트랜지스터를 포함하고 그리고 상기 제어영역은 상기 반도체 기판과 상기 첫째 주전극 영역 사이의 상기 웰영역의 표면부분이 채널영역을 형성하고 거기의 절연 게이트 영역이 상기 채널영역상에 제공되고 상기 첫째주전극 영역을 에워싸는 둘째 도전형의 웰영역으로 이루어지는 바이폴라 반도체 스윗칭장치.
[청구항 6]
제1항상기 장치는 게이트 턴-오프 사이리스터를 포함하고 그리고 상기 제어영역은 상기 첫째 주전극 영역을 에워싸는 둘째 도전형 게이트영역으로 이루어지는 바이폴라 반도체 스윗칭 장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
바이폴라 반도체 스윗칭 장치가 정전유도 사이리스터를 포함하는 경우, 제어영역은 어떠한 구성요소들로 이루어지는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation바이폴라 반도체 스윗칭 장치가 정전유도 사이리스터를 포함할 때, 제어영역을 구성하는 요소들을 추출해야 한다.
-
2정보 추출
information_extraction청구항 4에서 정전유도 사이리스터를 포함하는 장치의 제어영역에 대한 구체적인 구성이 명시되어 있다.
- 상기 장치는 정전유도 사이리스터를 포함하고 그리고 상기 제어영역은 상기 게이트 영역에 의해 에워싸인 채널영역과 상기 반도체 기판에 형성되는 둘째 도전형 게이트 영역형성하는
-
3근거 선택
evidence_selection제어영역의 구성요소로 언급된 '게이트 영역에 의해 에워싸인 채널영역'과 '둘째 도전형 게이트 영역'을 선택한다.
- 상기 게이트 영역에 의해 에워싸인 채널영역과 상기 반도체 기판에 형성되는 둘째 도전형 게이트 영역
-
4논리 통합
logical_integration정전유도 사이리스터 조건 하에서 제어영역은 채널영역과 게이트 영역의 결합으로 이루어짐을 확인한다.
-
5결론 도출
conclusion_formulation제어영역의 구성요소는 게이트 영역에 의해 에워싸인 채널영역과 둘째 도전형 게이트 영역이다.
- 상기 게이트 영역에 의해 에워싸인 채널영역과 상기 반도체 기판에 형성되는 둘째 도전형 게이트 영역
-
6답변 생성
answer_generation추출된 구성요소들을 리스트 형식으로 정리하여 최종 답변을 작성한다.
최종 답변 (final_answer)
게이트 영역에 의해 에워싸인 채널영역, 둘째 도전형 게이트 영역
핵심 해석 (core_interpretation)
정전유도 사이리스터를 포함하는 바이폴라 반도체 스윗칭 장치에서 제어영역은 게이트 영역에 의해 둘러싸인 채널영역과 반도체 기판 상의 둘째 도전형 게이트 영역으로 구성된다.