다이나믹형 반도체기억장치와 그 제조방법 document_id 1019890003190

[청구항 1] 반도체기판(1)과; 매트릭스형상으로 배열되면서 상기 반도체기판(1)에 형성되어 가로와 세로방향으로 뻗은 도량(4)에 의해 분리되는 복수의 반도체주상돌기(3a~3d) 이 반도체주상돌기(3a~3d)의 하부측면내에 형성된 기억노드(6)와, 상기 반도체주상돌기(3a~3d)의 하부측면상에 형성된 캐패시터절연막(7) 및 이 캐패시터절연막(7)상에 형성된 캐패시터전극(8)으로 구성되어 상기 반도체주상돌기(3a~3d)의 하부측면에 형성된 mos캐패시터 상기 반도체주상돌기(3a~3d)의 적어도 상부측면에 형성된 챈널영역과, 이 챈널영역을 사이에 두도록 상기 챈널영역의 상하에 설치된 소오스 및 드레인영역(16), 상기 챈널영역을 형성시키는 상기 반도체주상돌기(3a~3d)의 상부측면상에 형성되 게이트절연막(11) 및, 이 게이트절연막(11)상에 설치된 게이트전극(12a,12b)으로 구성되어 상기 반도체주상돌기(3a~3d)의 상부측면에 형성된 mosfet 및 상기 반도체 주상돌기(3a~3d)의 상단면에 자기정합적으로 접속되어 있고 상기 반도체주상돌기(3a~3d)의 상단면에 접속된 비트선(17a,17b)으로 구성된 것을 특징으로 하는 다이나믹형 반도체기억장치 [청구항 2] 제 1 항에 있어서,상기 반도체주상돌기(3a~3d)가 상부와 하부로 이루어지고, 상부와 하부사이에단차형성되어있는것을특징으로 하는다이나믹형 반도체기억장치. [청구항 3] 제 2 항에 있어서,상기 기억노드(6)가 상기 반도체주상돌기(3a~3d)의 하부측면에 형성된 확산층으로 구성되고, 상기 확산층깊이가 적어도 상기 반도체주상돌기(3a~3d)의 상부측면위치에 도달하는깊이인것을특징으로 하는다이나믹형 반도체기억장치. [청구항 7] 반도체기판(101)과 ; 이 반도체기판(101)에 매립형성된 절연층(102) 매트릭스형상으로 배열되고 상기 절연층(102)위의 기판에 형성되어 가로와 세로방향으로 뻗은 도랑(106)에 의해 분리되는 복수의 반도체주상돌기(105a~105d) 이 반도체주상돌기(105a~105d)의 하부측면내에 형성된 기억노드(103)와, 상기 반도체주상돌기(105a~105d)의 하부측면내에 형성된 기억노드(103)와, 상기 반도체주상돌기(105a~105d)의 하부측면상에 형성된 캐패시터절연막(108) 및, 이 캐패시터절연막(108)상에 캐패시터전극(109)으로 구성되어 상기 반도체주상돌기(105a~105d)의 하부측면에 형성되는 mos캐패시터 상기 반도체주상돌기(105a~105d)의 적어도 상부측면에 형성된 챈널영역과, 이 챈널영역을 사이에 두도록 상기 챈널영역의 상하에 설치된 소오스 및 드레인영역(116), 상기 챈널영역을 형성시키는 상기 반도체주상돌기(105a~105d)의 상부측면상에 형성된 게이트절연막(111) 및, 이 게이트절연막(111)상에 설치된 게이트전극(112a,112b)으로 구성되어 상기 반도체주상돌기(105a~105d)의 상부측면에 형성되는 mosfet 및 상기 반도체주상돌기(105a~105d)의 상면에 접석된 비트선(117a,117b)으로 구성된 것을 특징으로 하는 다이나믹형 반도체기억장치 [청구항 8] 제7항에 있어서,반도체주상돌기(105a~105d)마다1개의메모리셀형성되어있는것을특징으로 하는다이나믹형 반도체기억장치. [청구항 9] 제7항에 있어서,상기 매립형성된 절연층(103)이 표면에 절연막을 갖는 반도체기판의 접합에 의해형성되도록된것을특징으로 하는다이나믹형 반도체기억장치. [청구항 10] 제7항에 있어서,상기 비트선(117a,117b)이 상기 반도체주상돌기(105a~105d)의자기정합적접속되어있는것을특징으로 하는다이나믹형 반도체기억장치. [청구항 11] 반도체기판(101)과; 이 반도체기판(101)에 매립형성된 절연층(102) 매트릭스형상으로 배열되고 상부와 하부로 이루어지면서 상부와 하부사이에 단차(107)가 형성되어 상기 절연층(102)상의 상기 기판에 형성되어 가로와 세로방향으로 뻗은 도랑(106)에 의해 분리되는 복수의 반도체주상돌기(105a~105d) 이 반도체주상돌기(105a~105d)의 하부측면내에 형성된 기억노드(103)와, 상기 반도체주상돌기(105a~105d)의 하부측면상에 형성된 캐패시터절연막(108) 및, 이 캐패시터절연막(108)상에 형성된 캐패시터전극(109)으로 구성되어 상기 반도체주상돌기(105a~105d)의 하부측면에 형성되는 mos캐패시터 상기 반도체주상돌기(105a~105d)의 적어도 상부측면에 형성된 챈널영역과, 이 챈널영역을 사이에 두도록 상기 챈널영역의 상하에 설치된 소오스 및 드레인영역(116), 상기 챈널영역을 형성시키는 상기 반도체주상돌기(105a~105d)의 상부측면상에 형성된 게이트절연막(111) 및 이 게이트절연막(111)상에 설치된 게이트전극(112a,112b)으로 구성되어 상기 반도체주상돌기(105a~105d)의 상부측면에 형성되는 mosfet 및 상기 반도체주상돌기(105a~105d)의 상면에 접속된 비트선(117a,117b)으로 구성된 것을 특징으로 하는 다이나믹형 반도체기억장치 [청구항 12] 제11항에 있어서,상기 기억노드(103)가 상기 반도체주상돌기(105a~105d)의 하부측면에 형성된 확산층으로 구성되고, 상기 확산층깊이가 적어도 상기 반도체주상돌기(105a~105d)의 상부 측면위치에 도달하는깊이인것을특징으로 하는다이나믹형 반도체기억장치. [청구항 14] 반도체기판(201)과 ; 매트릭스형상으로 배열되면서 복수의 블록으로 나누어지고 상기 반도체기판(201)에 형성되어 가로와 세로방향으로 뻗은 도랑(206)에 의해 분리되는 복수의 반도체주상돌기(205a~205f) 이 반도체주상돌기(205a~205f)의 하부측면내에 형성된 기억노드(203)와, 상기 반도체주상돌기(205a~205f)의 하부측면상에 형성된 캐패시터절연막(208) 및, 이 캐패시터절연막(208)상에 형성된 캐패시터전극(209)으로 구성되어 상기 반도체주상돌기(205a~205f)의 하부측면에 형성되는 mos캐패시터 상기 반도체주상돌기(205a~205f)의 적어도 상부측면에 형선된 챈널영역과, 이 챈널영역을 사이에 두도록 상기 챈널영역의 상하에 설치된 소오스 및 드레인영역(208), 상기 챈널영역을 형성시키는 상기 반도체주상돌기(205a~205f)의 상부측면에 형성된 게이트절연막(211) 및, 이 게이트절연막(211)상에 설치된 게이트전극(212)으로 구성되어 상기 반도체주상돌기(205a~205f)의 상부측면에 형성되는 mosfet 상기 반도체주상돌기(205a~205f)의 상단면에 설치된 비트선(217a,217b) 및 상부표면에 상기 mosfet의 상기 게이트절연막(211)보다 두꺼운 제1절연층(212)이 형성되고 이 제1절연층(212)상에 각 블록내 메모리셀의 상기 게이트전극(217a,217b)과 전기적으로 접속되는 워드선용 접속패드가 형성되며 각 블록마다 적어도 1개이상 설치된 접속용 반도체주상돌기(205aa~205cc)로 구성된 것을 특징으로 하는 다이나믹형 반도체기억장치 [청구항 15] 제14항에 있어서,상기 접속용 주상돌기(205aa~205cc)가 각 블록내의 중앙근방에 배치되어된것을특징으로 하는다이나믹형 반도체기억장치. [청구항 16] 제14항에 있어서,상기 반도체주상돌기(205a~205f)가 상기 반도체기판(201)중 매립형성된 제2절연층(213)상형성되어있는것을특징으로 하는다이나믹형 반도체기억장치. [청구항 17] 제16항에 있어서,상기 매립형성된 제2절연층(213)이 표면에 절연막을 갖는 반도체기판의 접합에 의해형성되는것을특징으로 하는다이나믹형 반도체기억장치.