가공 특허 1019890005127

출원번호: 1019890005127
분류: 전기(H섹션)

문맥 (context)

[청구항 2] 제1항에 있어서,상기 상부판이 상기 캐패시터 유전체와 접촉되는 제1금속층 및 상기 제1금속층과 접촉되는제2금속층포함하는것을특징으로 하는캐패시터. [청구항 3] 제2항에 있어서,상기 제1금속층이티타늄및텅스텐포함하는것을특징으로 하는캐패시터. [청구항 4] 제2항에 있어서,상기 제1금속층이알루미늄포함하는것을특징으로 하는캐패시터. [청구항 5] 제1항에 있어서,상기 하부판이 확산 영역 상을 덮는실리사이드막포함하는것을특징으로 하는캐패시터. [청구항 6] 제1항에 있어서,상기 캐패시터 유전체가 실리콘 이산화물포함하는것을특징으로 하는캐패시터. [청구항 7] 제1항에 있어서,상기 캐패시터 유전체가실리콘 질화물포함하는것을특징으로 하는캐패시터. [청구항 8] 제7항에 있어서,상기 캐패시터 유전체가 실리콘 이산화물포함하는것을특징으로 하는캐패시터. [청구항 9] 제1항에 있어서,상기 캐패시터 유전체가 실리콘 이산화물층및실리콘 질화물층포함하는것을특징으로 하는캐패시터. [청구항 10] 제9항에 있어서,상기 실리콘 질화물층이 실리콘 이산화물층상덮는것을특징으로 하는캐패시터. [청구항 11] 제10항에 있어서,상기 캐패시터 유전체가 상기 실리콘 질화물층 상을 덮는 제2 실리콘 이산화물층더포함하는것을특징으로 하는캐패시터. [청구항 12] 제9항에 있어서,상기 실리콘이산화물층이상기실리콘 질화물층상덮는것을특징으로 하는캐패시터. [청구항 13] 제12항에 있어서,상기 캐패시터 유전체가 상기 실리콘 이산화물층 상을 덮는제2실리콘 질화물층더포함하는것을특징으로 하는캐패시터. [청구항 25] 제24항에 있어서,상기 상부판이 상기 캐패시터 유전체와 접촉되는 제1 금속층,및 상기 제1 금속층과 접촉되는제2금속층포함하는것을특징으로하는캐패시터. [청구항 26] 제25항에 있어서,상기 제1 금속층이티타늄및텅스텐포함하는것을특징으로 하는캐패시터. [청구항 27] 제24항에 있어서,상기 하부판이 상기 금속 실리사이드막으로 피복된폴리실리콘포함하는것을특징으로 하는캐패시터. [청구항 28] 제24항에 있어서,상기 캐패시터 유전체가 실리콘 이산화물포함하는것을특징으로 하는캐패시터. [청구항 29] 제24항에 있어서,상기 캐패시터 유전체가실리콘질화물포함하는것을특징으로 하는캐패시터. [청구항 30] 제29항에 있어서,상기 캐패시터 유전체가 실리콘 이산화물포함하는것을특징으로 하는캐패시터. [청구항 31] 제24항에 있어서,상기 캐패시터 유전체가 실리콘 이산화물층,및실리콘 질화물층포함하는것을특징으로 하는캐패시터. [청구항 32] 제8항에 있어서,상기 실리콘 질화물층이 상기 실리콘 이산화물층상덮는것을특징으로 하는캐패시터. [청구항 33] 제31항에 있어서,상기 캐패시터 유전체가 상기 실리콘 질화물층 상을 덮는 제2 실리콘 이산화물층더포함하는것을특징으로 하는캐패시터. [청구항 34] 제31항에 있어서,상기 실리콘이산화물층이상기실리콘 질화물층상덮는것을특징으로 하는캐패시터. [청구항 35] 제34항에 있어서,상기 캐패시터 유전체가 상기 실리콘 이산화물층을 덮는제2실리콘 질화물층포함하는것을특징으로 하는캐패시터. [청구항 36] 제24항에 있어서,상기 하부판이내화금속의도전성화합물포함하는것을특징으로 하는캐패시터. [청구항 37] 제24항에 있어서,상기 하부판이티타늄 질화물포함하는것을특징으로 하는캐패시터. [청구항 39] 제38항에 있어서,상기 제어 게이트가 상기 캐패시터 유전체와 접촉되는 제1 금속층, 및 상기 제1 금속층과 접촉되는제2금속층포함하는것을특징으로 하는플로팅 게이트 트랜지스터. [청구항 40] 제39항에 있어서,상기 제1 금속층이티타늄및텅스텐포함하는것을특징으로 하는플로팅 게이트 트랜지스터. [청구항 41] 제38항에 있어서,상기 캐패시터 유전체가 실리콘 이산화물및실리콘 질화물포함하는것을특징으로 하는플로팅 게이트 트랜지스터. [청구항 42] 제38항에 있어서,상기 캐패시터 유전체가 실리콘 이산화물층및실리콘 질화물층포함하는것을특징으로 하는플로팅 게이트 트랜지스터. [청구항 43] 제42항에 있어서,상기 실리콘 질화물층이 상기 실리콘 이산화물층상덮는것을특징으로 하는플로팅 게이트 트랜지스터. [청구항 69] 제24항에 있어서,상기 상부판이알루미늄포함하는것을특징으로 하는캐패시터. [청구항 70] 제38항에 있어서,상기 제어 게이트가알루미늄포함하는것을특징으로 하는플로팅 게이트 트랜지스터.

지시문 (instruction)

주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.

질문 (question)

캐패시터 유전체가 실리콘 이산화물층과 실리콘 질화물층을 모두 포함하는 경우, 실리콘 질화물층이 실리콘 이산화물층 상에 위치하는 구조를 갖는 캐패시터는 무엇인가?

추론 과정 (compact_reasoning)

1과제 해석task_interpretation

캐패시터 유전체가 실리콘 이산화물층과 실리콘 질화물층을 모두 포함하면서, 실리콘 질화물층이 실리콘 이산화물층 상에 위치하는 구조를 가진 캐패시터를 찾는 것이다.
2정보 추출information_extraction

청구항 9는 유전체가 실리콘 이산화물층 및 실리콘 질화물층을 포함함을 명시하고, 청구항 10은 실리콘 질화물층이 실리콘 이산화물층 상에 덮는 구조를 명시한다.
- 상기 캐패시터 유전체가 실리콘 이산화물층및실리콘 질화물층포함하는것을특징으로 하는캐패시터
- 상기 실리콘 질화물층이 상기 실리콘 이산화물층상덮는것을특징으로 하는캐패시터
3근거 선택evidence_selection

질문의 조건(두 층의 포함 및 적층 순서)을 모두 만족하는 청구항 10을 핵심 근거로 선택한다.
- 상기 실리콘 질화물층이 상기 실리콘 이산화물층상덮는것을특징으로 하는캐패시터
4논리 통합logical_integration

청구항 10은 청구항 9를 인용하므로, 청구항 10에 해당하는 캐패시터는 유전체 내에 두 층을 모두 포함하며 질화물층이 이산화물층 위에 위치하는 구조를 가진다.
5결론 도출conclusion_formulation

질문에서 요구하는 조건을 충족하는 대상은 청구항 10의 캐패시터이다.
- 상기 실리콘 질화물층이 상기 실리콘 이산화물층상덮는것을특징으로 하는캐패시터
6답변 생성answer_generation

추출된 정보를 바탕으로 최종 답변을 작성한다.
- 상기 실리콘 질화물층이 상기 실리콘 이산화물층상덮는것을특징으로 하는캐패시터

최종 답변 (final_answer)

상기 실리콘 질화물층이 실리콘 이산화물층상 덮는 것을 특징으로 하는 캐패시터

핵심 해석 (core_interpretation)

캐패시터 유전체의 적층 구조 중 실리콘 이산화물층 위에 실리콘 질화물층이 배치되는 특정 구성에 관한 기술적 특징을 정의한다.