반도체 집적회로 document_id 1019890008631

[청구항 2] 제1항에 있어서,전기 구획영역(4)상의 전원선(2)는 전원선의 다발(5, 5a, 5b)에서 빗살모양으로 뻗어 또한 전기 구획영역(4)상의 접지선도 접지선의 다발(6, 6a, 6c)에서 빗살모양으로 뻗어있고 전기 전원선(2, 5, 5a, 5b)에 의해 형성되는 빗살과 전기 접지선(3, 6, 6a, 6c)에 의해 형성되는 빗살이 상호있는반도체 집적회로. [청구항 3] 제2항에 있어서,전기 전원선(2, 5, 5a, 5b) 및 전기 접지선(3, 6, 6a, 6c)는 실질적으로 제1도체 층내의 도체형성되어 있는반도체 집적회로. [청구항 4] 제3항에 있어서,동일의 전기 매트(a-t)내의 회로 소자간의 상호 접속은 실질적으로 제1도체 층내의 도체(8)에 의해 행해지고 전기매트(a-t)간이 상호 접속은 실질적으로 제2도 체층내의 도체의해행해진 반도체 집적회로. [청구항 5] 제4항에 있어서,전기 매트(a-t)간의 상호접속은 전기 한쌍의 전원선(2)와 접지선(3)과의 사이에 마련된 제1층내의 도체 세그먼트(7b)의 양단에 접속된 제2층 내의 도체의해행하여진 반도체 집적회로. [청구항 6] 제1항에 있어서,전기 반도체 칩(1)은 분할영역(40)에 의해 서로 사이가 격리된 제1과 제2의 영역(41)(42)로 분할되어 있어 전기 복수의 매트는 전기 제1과 제2의 영역 내형성되어 있는반도체 집적 회로. [청구항 7] 제1항에 있어서,전기 복수의 매트(a-t)의 적어도 한개는 회로소자로서 캐패시터(13)만을 포함하고 있는 캐패시터매트인반도체 집적회로. [청구항 8] 제7항에 있어서,전기 캐패시터매트(e)의 적어도 한쪽변을 따라서 접지선(3a, 3b, 3f, 6a)는 그 전체 길이에 걸쳐서 그 아래 분리 영역(17)과 오음적속되어 있는반도체 집적회로. [청구항 9] 제7항에 있어서,전기 캐패시터(13)의 각각은 분리 영역(17)로 둘러싸인 아이랜드(18)내형성되어 있는반도체 집적회로. [청구항 10] 제8항에 있어서,전기 캐패시터매트(e)의 적어도 한쪽변을 따라서 접지선(3a)로부터 빗살형으로 전기 캐패시터매트 내로 뻗은 접지선(3c)가 또한 마련되어 있고 전기 빗살형의 접지선(3c)도 그들 밑의 분리 영역(17)과 오음접속되어 있는반도체 집적회로. [청구항 11] 제7항에 있어서,하나의 회로블록이 형성되는 매트(e-i)의 그룹에 있어서 전기 캐패시터매트(e)는 전기 그룹의 한쪽끝배치되어 있는반도체 집적회로. [청구항 12] 제1항에 있어서,상기 간섭을 방지할 필요가 있는 2개의 회로블록(25,26)은 전기 반도체 칩(1)의 대각선 방향에 서로 떨어진 두개의 그룹의 매트(e-i, k-m)내각각 형성되어 있는반도체 집적회로. [청구항 13] 제12항에 있어서,전기 전자회로는 am/fm스테레오튜우너이며 전기 상호 간섭을 방지할 필요가 있는 두개의 회로 블록은 fm프런트 엔드 블록(25)와 fm if블록인반도체 집적회로. [청구항 14] 제13항에 있어서,전기fm프런트 엔드 블록(25)에 포함되는 발진회로(53)은 반도체 칩(1)의 한구석에 있는 매트(k)내형성되어 있는반도체 집적회로. [청구항 15] 제6항에 있어서,전기 회로 블록이 형성되는 매트의 그룹중에 전기 제1과 제2의 영역(41,42)의 어느 한쪽내에서 서로 인접하는 그룹(a-d, e-i, k-m, n-p)내의 서로 인접하는 두개의 매트(d,e,m,n)의 사이에 도체의 다발(5c, 6d)가 배치된 스페이스마련되어 있는반도체 집적회로. [청구항 16] 제6항에 있어서,전기 불할영역(40)내에 하나 이상의 가늘고 긴 더미 아이랜드마련되어 있는반도체 집적회로. [청구항 17] 제16항에 있어서,전기 도체의 다발(5c, 6b)가 배치된 스페이스의 각각의 아래에는 적어도 하나이상의가늘고 긴 더미아이랜드마련되어 있는반도체 집적회로. [청구항 18] 제13항에 있어서,전기fm프런트 엔드 블록(25)를 포함하는 매트그룹(k-m)은 더미 아이랜드포위되어 있는반도체 집적회로. [청구항 19] 제14항에 있어서,전기fm프런트 엔트 블록(25)에 포함되는 발진회로(53)을 포함하는 매트는더미아이랜드의해완전히 포위되어 있는반도체 집적회로. [청구항 20] 제6항에 있어서,전기 전자회로는 동시에 동작하지 않는 제1과 제2의 회로 블록(29, 26)과 항상 동작하는 제3의 블록(29)을 포함하고, 전기 제1과 제2의 회로블록(29, 26)을 포함하는 매트(a-d, e-i)는 반도체 칩(1)상의 젭의 전원패드(vcc1) 제1의 접지패드(gnd)를 공용하고 있고, 전기 제3의 블록을 포함하는 매트(q-t)는 제4의 전원패드(vcc4)와 제4의 접지 패드이용하는반도체 집적회로. [청구항 21] 제20항에 있어서,전기 전자회로는 am/fm스테레오튜우너이며, 전기 제1과 제2의 회로블록은 am튜우너 블록(29)와 fm-if블록(26)이며, 너기 제3의 우더블록인반도체 집적회로. [청구항 22] 제20항에 있어서,전기 반도체 회로는 또한 전원리이드(65)와 접지 리이드(66)을 갖추고 전기 제1과 제4의 전원패드(vcc1, vcc4)는 전기 반도체 칩(1) 상에서 서로 인접해서 배치되어 있어 각각이 한개의 금속세선에 의해 전기 전원리이드(65)에 접속되어 있고 전기 제1과 제4의 접지패드(gnd, gnd4)는 서로 인접해서 배치되어 있어 각각의 한개의 금속 세선에 의해 전기 접지리이드접속되어 있는반도체 집적회로. [청구항 23] 제1항에 있어서,전기 전자회로는 동시에 동작하지 않는 제1과 제2의 회로 섹션을 포함하고 그들 회로 섹션의 각각은 하나 이상의 회로 블록을 포함하고 동일회로 섹션내의 회로 블록에서 상호 간섭을 방지할 필요가 있는 회로블록이 형성되는 매트간에는 다른쪽의 회로 섹션의 하나이상의 회로블록이 형성되는 하나 이상의 매트배치되어 있는반도체 집적회로. [청구항 24] 제23항에 있어서,전기제1의 회로 섹션의 매트와 전기 제2의 회로 섹션의 매트가 교대배치되어 있는반도체 집적회로. [청구항 27] 제26항에 있어서,전기 영역(e)의 적어도 한쪽변을 따라 접지선(3a)로 부터 빗살모양으로 전기 영역내로 뻗는 접지선(3c)가 또한 마련되어 있고, 전기 빗살모양의 접지선(3c)도 그들 밑의 분리영역접속되어 있는반도체 집적회로.