집적회로 칩용 밀봉형 팩키지 document_id 1019890702025

[청구항 2] 제1항에 있어서,상기팩키지보다 큰 길이 디멘젼과 보다 작은 폭 디멘젼을 갖고 있고, 상기 신호층 및 상기 상부층 내의 개구가 장방형이며, 상기 팩키지의 상기 보다 크고 보다 작은 디멘젼에 대해배향되어있는것을특징으로 하는팩키지. [청구항 3] 제2항에 있어서,상기 신호층 및 상기 상부층 내의 상기 칩 개구가거의정방향개구인것을특징으로 하는팩키지. [청구항 4] 제1항에 있어서,의 전기적 도전성 접지 평면과 함께 제2유전체 접지층을 더 포함하고 있고, 상기 제2접지층 및 접지 평면이 상기 전압 평면과 상기 신호 평면 사이에 배치되어 있으며, 상기 전압층과 신호층 내의 상기 부품 개구와 정렬하여 부품개구를 갖고 있고, 그 안에 칩 개구를 갖고 있으며, 상기 칩 개구가 상기 신호층 내의 상기 칩 개구와 정렬하여 있으며, 상기 전압층 내의 상기 접지 패드를 덮고 상기 신호층의 하향, 내향으로 연장하는 쉘프를 제공할만한 크기이고, 상기 제2접지 평면이 그 위에 전압 패드를 갖고 있으며, 상기 전압 패드가 상기 제2접지층을 통해상기정압평면접속되어있는것을특징으로 하는팩키지. [청구항 5] 제4항에 있어서,상기팩키지보다 큰 길이 디멘젼과 보다 작은 폭 디멘젼을 갖고 있고, 상기 신호층 및 상기 상부층 내의 칩 개구가 장방형이며 상기 팩키지의 상기 보다 크고 보다 작은 디멘젼에 대해배향되어있는것을특징으로 하는팩키지. [청구항 6] 제5항에 있어서,상기 신호층 및 상기 상부층 내의 상기 칩 개구가거의정방향개구인것을특징으로 하는팩키지. [청구항 8] 제7항에 있어서,상기 층이 세라믹이고, 상기 평면이 금속막이며, 상기 팩키지에 밀봉형 팩키지를 형성하기 위해모두소결되는것을특징으로 하는팩키지. [청구항 9] 제7항에 있어서,유전체 접지층, 및 상기 접지층 상의 전기적 도전성 제2접지 평면을 더 포함하고, 상기 유전체 접지층이 상기 전압층 내의 상기 이산적인 부품 개구와 정렬하여 이산적인 부품 개구를 갖고 있고, 상기 신호층 내의 집적 회로 칩 개구와 정렬하여 접지층 내에 집적회로 칩 개구를 갖고 있고, 상기 접지층 내의 상기 집적회로 칩 개구가 상기 전압층 내의 상기 접지 패드를 덮도록 상당히 작고 상기 신호층내의 상기 집적회로 개구 내에 쉘프를 존재시키도록 상당히 작으며, 상기 제2접지 평면이 상기 신호층 내의 상기 개구에 의해 노출되는 상기 쉘프 상으로 연장하고, 접지 및 전압 접속부가 상기 쉘프 상에 제조될 수 있도록 상기 쉘프 상의 전압 패드를 갖는 상기 쉘프 내에개구있는것을특징으로 하는팩키지. [청구항 10] 제9항에 있어서,상기 층이 세라믹이고, 상기 평면이 금속-충진되어 있으며, 상기 팩키지가 밀봉형 팩키지를 형성시키도록함께소결되는것을특징으로 하는팩키지. [청구항 11] 제10항에 있어서,상기팩키지의 외부 연부가 장방형인 팩키지를 정하고, 상기 층 내의 상기 반도체 칩 개구가 정방형이며, 상기 정방형 개구가 상기 팩키지의 연부에 대해 거의 45℃로 정해지는것을특징으로 하는팩키지. [청구항 12] 제7항에 있어서,상기팩키지의 외부 연부가 장방형인 팩키지를 정하고, 상기 층 내의 상기 층 내의 상기 반도체 칩 개구가 정방형이며, 상기 정방형 개구가 상기 팩키지의 연부에 대해 거의 45°로 정해지는것을특징으로 하는팩키지.