문맥 (context)
[청구항 2]
제1항에 있어서,상기 바이어싱 수단은 트랜지스터의 소스를 제 1직류 공급 전압에 접속하는 직접 코넥션과, 트랜지스터의 드레인을 부하r1을 통해 제2고정 직류 공급 전압에 접속하는 코넥션과, 상기 드레인-소스 전류 최대치를 얻기에 적합한 평균값을 갖는신호에 트랜지스터의 게이트를 접속하는 수단을 구비하며, 상기 장치의 출력신호는트랜지스터의드레인과부하의공통노드상유용한것을특징으로 하는집적 반도체 장치.
[청구항 3]
제2항에 있어서,디지털 배타적-nor 회로를 실현하기 위하여, 게이트 코넥션 수단은 제1신호용 제1입력 e1과 게이트간에 배열된 제 1저항과, 제2신호용 제2입력 e2와 게이트간에 배열된 제2저항을 구비하며, 상기 제1 및, 제1저항을 동일값을 가지며, 논리 레벨 0 및 1의 입력신호 e1 및 e2의 전압값은 드레인-소스 전류 최대치를 발생시키는 게이트-소스전압값대칭인것을특징으로 하는집적 반도체 장치.
[청구항 4]
제2항에 있어서,주파수 2배기 회로를 실현하기 위하여 전체 효과 트랜지스터의 게이트는 직류 전압에 의해 전달된 교류 신호용 입력 e에 접속되며, 상기 직류 전압값은 드레인-소스회로최대치적합한것을특징으로 하는집적 반도체 장치.
[청구항 5]
제2항에 있어서,위성 변조기를 실현하기 위하여, 게이트 코넥션 수단은 "t 바이어싱 소자"로서 참조되며, 드레인-소스 전류 최대치를 발생하는 게이트-소스 전압의 값에 대하여 대칭인 논리 레벨 0 및 1을 갖는 입력 전압용 입력 e1과 게이트간에 배열된 인덕턴스l과, 신호의 상태 0 및 1 각각에 상응하는 출력신호간에서의 위장 편이에 의해서 발생된 주파수f0를 포함한 교류신호용 입력e2와 게이트간에 배열된 캐패시턴스c를 포함한 l-c소자구비하는것을특징으로 하는집적 반도체 장치.
[청구항 6]
제 2항에 있어서 0내지 180° 의 시프터를 실현하기 위하여, 장치는 제 5항에서 청구된 바와 같은 두 개의 대칭 회로를 구비하며, 이들 회로중 한 회로는 신호용 입력e1상에서 레벨 0 에 상응하는 전압을 수신하며, 다른 회로는 신호용 입력상에서 레벨 1에 상응하는 전압을 수신하며, 교류신호용 입력e2는 결합되어지며, 서로 역상인 출력신호는 두회로의트랜지스터의드레인상유용한것을특징으로 하는집적 반도체 장치.
[청구항 9]
제 8항에 있어서,절연 게이트 전계 효과 트랜지스터의 게이트는 금속인 것을특징으로하는것을특징으로 하는집적 반도체 장치.
[청구항 10]
제 8항에 있어서,절연 게이트 전계 효과 트랜지스터의 게이트는반도체물질형성되는것을특징으로 하는집적 반도체 장치.
[청구항 12]
제 8내지 10항중 어느 한 항에 있어서
절연 게이트 전계 효과 트랜지스터의 기판은 도전성이며, 예를 들어 도핑 반도체 물질로 구성되는 것을 특징으로 하는 집적 반도체 장치
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
디지털 배타적-NOR 회로를 실현하기 위한 집적 반도체 장치에서, 게이트 코넥션 수단에 포함된 제1저항과 제2저항의 관계 및 입력 신호 e1, e2의 전압값 조건은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation디지털 배타적-NOR 회로 구현 시 게이트 코넥션 수단의 제1저항과 제2저항의 관계, 그리고 입력 신호 e1, e2의 전압값 조건을 찾는 것이다.
-
2정보 추출
information_extraction청구항 3에서 디지털 배타적-NOR 회로 실현을 위한 저항 관계와 입력 신호 전압 조건에 관한 정보를 추출한다.
- 디지털 배타적-nor 회로를 실현하기 위하여, 게이트 코넥션 수단은 제1신호용 제1입력 e1과 게이트간에 배열된 제 1저항과, 제2신호용 제2입력 e2와 게이트간에 배열된 제2저항을 구비하며, 상기 제1 및, 제1저항을 동일값을 가지며, 논리 레벨 0 및 1의 입력신호 e1 및 e2의 전압값은 드레인-소스 전류 최대치를 발생시키는 게이트-소스전압값대칭인것을특징으로 하는집적 반도체 장치.
-
3근거 선택
evidence_selection저항의 관계를 나타내는 '제1 및, 제1저항을 동일값을 가지며'와 입력 전압 조건을 나타내는 '논리 레벨 0 및 1의 입력신호 e1 및 e2의 전압값은 드레인-소스 전류 최대치를 발생시키는 게이트-소스전압값대칭인것'을 선택한다.
- 상기 제1 및, 제1저항을 동일값을 가지며, 논리 레벨 0 및 1의 입력신호 e1 및 e2의 전압값은 드레인-소스 전류 최대치를 발생시키는 게이트-소스전압값대칭인것
-
4논리 통합
logical_integration추출된 정보를 종합하여 제1저항과 제2저항은 동일한 값을 가져야 하며, 입력 신호 e1과 e2의 전압값은 드레인-소스 전류 최대치를 발생시키는 게이트-소스 전압값을 기준으로 대칭이어야 함을 도출한다.
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 저항의 동일성 조건과 전압의 대칭성 조건을 정리한다.
-
6답변 생성
answer_generation최종 답변을 작성한다.
최종 답변 (final_answer)
제1저항과 제2저항은 동일한 값을 가지며, 입력 신호 e1 및 e2의 논리 레벨 0 및 1의 전압값은 드레인-소스 전류 최대치를 발생시키는 게이트-소스 전압값에 대하여 대칭이다.
핵심 해석 (core_interpretation)
디지털 배타적-NOR 회로 구현을 위해 게이트 코넥션 수단의 저항 값을 동일하게 설정하고, 입력 신호 전압을 드레인-소스 전류 최대 발생 전압을 기준으로 대칭되도록 구성하는 기술적 특징을 포함한다.