문맥 (context)
[청구항 2]
제1항에 있어서,제1 기준전위가 상기 제1 단자에 접속되며 제2 기준전위가 상기 제2 단자에 접속되고, 상기 제1 및 제2 단자는 상기 매트릭스 트랜스포머 한단부의 반대측 단부위치하는고주파 전력 트랜스포머.
[청구항 3]
제1항에 있어서,상기 대칭적으로 분할된 푸시-풀 권선의 4부분 각각이 동일한 권선수를 지니며 상기 부분이 단계적으로 실행되어 상기 두부분중 한 부분의 도트단부가 상기 두 부분중 타 부분의 한측인 비-도트 단부에 접속되고 상기 두 부분중 타부분의 비-도트 단부에 접속되고 상기 두 부분중 타부분의 비-도트 단부접속되는고주파 전력 트랜스포머.
[청구항 4]
제3항에 있어서,부분중한 부분의 비-도트 단부 및 상기 두 부분중 타 부분의 타측인 비-도트 단부사이에 접속되는 제1 스너버 회로, 상기 두 부분중 타부분의 도트 단부 및 상기 두 부분중 타 부분의 한측인 도트 단부사이에 접속되는 제2 스너버 회로더우기 포함하는고주파 전력 트랜스포머.
[청구항 5]
제3항에 있어서,제1부동 캐패시터, 제2부동 캐패시터를 더우기 포함하며, 상기 제1부동 캐패시터는 상기 두부분주 한부분의 비-도트 단부 및 상기 두 부분중 타 부분의 비-도트 단부사이에 접속되고, 상기 제2부동 캐패시터는 상기 두 부분중 타 부분의 한측인 도트 단부사이에 접속되며, 상기 제1 및 제2 스위칭 수단이 소오스, 드레인 및 게이트 단자를 지니는 전계효과 트랜지스터(fet) 디바이스이고 상기 fet를 교대로 턴온 및 턴오프하여 상기 트랜스포머를 여진하도록 게이트 구동 신호를 제공하기 위하여 상기 fet의 각 게이트 단자에 결합되며, 상기 제1 및 제2부동 캐패시터가 상기 fet의 소오스 및 드레인 양단각기 접속되는고주파 전력 트랜스포머.
[청구항 6]
제5항에 있어서,제1 기준전위를 상기 트랜스포머에 접속시키도록 상기 제1 및 제2부동 캐패시터중 한 부동 캐패시터의 한 단부에 결합되는 제1단자, 제2기준 전위를 상기 트랜스포머에 접속시키도록 상기 제1 및 제2부동 캐패시터중 한 캐패시터의 타 단부에 결합되는 제2 단자더우기 포함하는고주파 전력 트랜스포머.
[청구항 7]
제5항에 있어서,제1 기준 전위를 상기 트랜스포머에 접속시키도록 상기 제1 및 제2 부동 캐패시터중 한 캐패시터의 한 단부에 결합되는 제 1단자, 제2기준 전위를 상기 트랜스포머에 접속시키도록 상기 제1 및 제2부동 캐패시터중 한 캐패시터의 타 단부에 결합되는 제2단자, 상기 트랜스포머로 부터 외부에 있는 상기 게이트 결합수단더우기 포함하는고주파 전력 트랜스포머.
[청구항 8]
제5항에 있어서,상기 트랜스포머로 내부에 있으며 상기 상호 접속된 자기요소를 관통하는 상기 게이트 결합 수단더우기 포함하는고주파 전력 트랜스포머.
[청구항 12]
제11항에 있어서,상기제1 및 제2 스위칭 수단이 상기 매트릭스 트랜스포머의 한 단부위치하는고주파 전력 트랜스포머.
[청구항 13]
제11항에 있어서,복수개의 병렬2차 회로를 지니는 상기 트랜스포머더우기 포함하는고주파 전력 트랜스포머.
[청구항 14]
제13항에 있어서,4개 권선 부분으로 각기 이루어진 상기 병렬 2차 회로가 대칭적으로 분할된 푸시-풀 권선더우기 포함하는고주파 전력 트랜스포머.
[청구항 16]
제15항에 있어서,상기 제1 스위칭 수단 및 제2스위칭 수단이 반도체 스위칭 수단더우기 포함하는트랜스포머.
[청구항 17]
제15항에 있어서,상기 제1 스위칭 수단 및 제2 스위칭 수단이 정류기더우기 포함하는트랜스포머.
[청구항 18]
제15항에 있어서,상기 제1 스위칭 수단은 반도체 스위칭 수단을 포함하며 상기 제2 스위칭 수단은 정류기포함하는트랜스포머.
[청구항 19]
제15항에 있어서,상기 전원 결합탭은 상기 제1 컨덕터의 제1 및 제2 단부로부터 대체로 동일 거리에 위치하며 상기 전력 복귀 탭은 상기 제2 컨덕터의 제1 및 제2 단부로 부터 대체로 동일 거리위치하는트랜스포머.
[청구항 20]
제15항에 있어서,상기 전원 결합 탭이 상기 제1 컨덕터의 제1 단부와 병렬로 배치되며 상기 전력 복귀탭이 상기 제2 컨덕터의 제1 단부와 병렬배치되는트랜스포머.
[청구항 21]
제16항에 있어서,상기 제1 스위칭 수단 및 상기 제2 스위칭 수단 양단에 걸린 전압을 규제하도록 상기 제1 및 제2 스위칭 수단에 결합된 전압 제어 수단더우기 포함하는트랜스포머.
[청구항 23]
제22항에 있어서,적어도 제1 컨덕터 및 상기 제1 컨덕터에 근접한 제2 컨덕터로 이루어진 결합 인덕터 수단을 더우기 포함하며, 상기 인덕터 수단 컨덕터가 두개의 단부를 지니고 상기 제1 스위칭 수단과 직렬로 결합되며, 상기 인덕터 수단 컨덕터가 두개의 단부를 지니고 상기 제2 스위칭 수단과 직렬결합되는트랜스포머.
[청구항 24]
제22항에 있어서,상기 제1 컨덕터의 제1 단부 및 상기 제1 스위칭 수단 사이에 직렬로 결합된 제1 인덕터, 상기 제1 컨덕터의 제2 단부 및 상기 제2 스위칭 수단사이에 직렬로 결합된 제2 인덕터, 상기 제1 인덕터 및 상기 제1 스위칭 수단에 의하여 구성되는 접합부를 상기 제2 컨덕터의 제1 단부에 접속시키는 제3 스위칭 수단, 상기 제2 컨덕터 및 상기 제2 스위칭 수단에 의하여 형성되는 접합부를 상기 제2컨덕터의 제2 단부에 접속시키는 제4 스위칭 수단더우기 포함하는트랜스포머.
[청구항 26]
제26항에 있어서,상기 제1 스위칭 수단 및 상기 제2 스위칭 수단이 반도체 스위칭 수단더우기 포함하는매트릭스 트랜스포머.
[청구항 27]
제25항에 있어서,상기 제1 스위칭 수단 및 제2 스위칭 수단이 정류기더우기 포함하는매트릭스 트랜스포머.
[청구항 28]
제25항에 있어서,상기 제1 스위칭 수단이 반도체 스위칭 수단으로 이루어지며 상기 제2 스위칭 수단정류기로 이루어지는매트릭스 트랜스포머.
[청구항 29]
제25항에 있어서,상기 전원 결합 탭은 상기 제1 컨덕터의 제1 및 제2 단부로 부터 대체로 동일한 거리에 위치하며 상기 전력 복귀 탭은 상기 제2 컨덕터의 제1 및 제2 단부로 부터 대체로 동일한 거리위치하는매트릭스 트랜스포머.
[청구항 30]
제25항에 있어서,상기 전원 결합 탭이 상기 제1 컨덕터의 제1 단부와 병렬로 위치하며 상기 전력 복귀 탭은 상기 제2 컨덕터의 제1 단부와 병렬위치하는매트릭스 트랜스포머.
[청구항 31]
제26항에 있어서,상기 제1 스위칭 수단 및 상기 제2 스위칭 수단 양단에 걸린 전압을 규제하도록 상기 제1 및 제2 스위칭 수단에 결합되는 전압 제어 수단더우기 포함하는매트릭스 트랜스포머.
[청구항 33]
제32항에 있어서,상기 제1 스위칭 수단이 제1 반도체 스위칭수단으로 이루어지는매트릭스 트랜스포머.
[청구항 34]
제33항에 있어서,반도체 제어 권선인 상기 적어도 두개의 권선중 적어도 한개의 권선을 더우기 포함하며, 상기 반도체 제어 권선이 상기 제2 컨덕터에 근접하고 상기 전력 복귀 탭에 근접한 제1 단부를 지니며 상기 제2 컨덕터의 제2 단부에 근접한 제2 단부를 지니고 상기 제1 반도체 스위칭 수단에 결합되며, 상기 반도체 스위칭 수단을 제어하도록 상기 반도체 제어 권선에 결합되는 제어 수단을 포함하고, 상기 반도체 제어 권선의 제1 단부에 더우기 접속되며, 상기 전력 복귀 탭에 대하여 전기 기준을 지니므로 해서 상기 제어 수단이 상기 반도체 제어 권선을 통하여 제어 신호를 송신하고 큰 공통 모드 전압이 존재하여 상기 제2 컨덕터를 통하여 복귀함으로 인해 상기 제1 반도체 스위칭 수단제어하는매트릭스 트랜스포머.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
청구항 5항에 기재된 고주파 전력 트랜스포머에서, 제1 및 제2 부동 캐패시터가 전계효과 트랜지스터(fet) 디바이스인 제1 및 제2 스위칭 수단의 어느 단자에 각각 접속되는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation청구항 5항을 바탕으로 제1 및 제2 부동 캐패시터가 FET 디바이스인 제1 및 제2 스위칭 수단의 어느 단자에 각각 접속되는지 파악해야 한다.
-
2정보 추출
information_extraction청구항 5항에서 제1 및 제2 스위칭 수단이 소오스, 드레인 및 게이트 단자를 갖는 FET 디바이스임을 확인하고, 부동 캐패시터의 접속 위치에 관한 문구를 추출한다.
- 상기 제1 및 제2 스위칭 수단이 소오스, 드레인 및 게이트 단자를 지니는 전계효과 트랜지스터(fet) 디바이스이고
- 상기 제1 및 제2부동 캐패시터가 상기 fet의 소오스 및 드레인 양단각기 접속되는
-
3근거 선택
evidence_selection부동 캐패시터와 FET 단자 간의 연결 관계를 명시한 구절을 선택한다.
- 상기 제1 및 제2부동 캐패시터가 상기 fet의 소오스 및 드레인 양단각기 접속되는
-
4논리 통합
logical_integration제1 및 제2 부동 캐패시터가 FET의 소오스 및 드레인 양단에 각각 접속된다는 문맥을 결합하여 질문에 대한 답을 구성한다.
- 상기 제1 및 제2부동 캐패시터가 상기 fet의 소오스 및 드레인 양단각기 접속되는
-
5결론 도출
conclusion_formulation제1 및 제2 부동 캐패시터는 FET의 소오스 및 드레인 단자에 각각 접속된다는 결론을 도출한다.
- 상기 제1 및 제2부동 캐패시터가 상기 fet의 소오스 및 드레인 양단각기 접속되는
-
6답변 생성
answer_generation추출된 정보를 바탕으로 질문에 직접적인 답변을 작성한다.
- 상기 제1 및 제2부동 캐패시터가 상기 fet의 소오스 및 드레인 양단각기 접속되는
최종 답변 (final_answer)
제1 및 제2 부동 캐패시터는 상기 fet의 소오스 및 드레인 양단에 각각 접속된다.
핵심 해석 (core_interpretation)
고주파 전력 트랜스포머에서 제1 및 제2 부동 캐패시터를 FET 디바이스의 소오스 및 드레인 단자에 각각 연결하여 구성하는 기술적 특징을 나타낸다.