홈에 배치된 2전극 캐패시터를 갖는 반도체 메모리 장치의 그 제조 방법 document_id 1019900007316

[청구항 2] 제1항에 있어서,상기 제1절연층이 실리콘 산화물 및 폴리실리콘 산화물로 구성된 그룹으로부터의재료구성된것을특징으로 하는반도체 메모리 구조. [청구항 3] 제1항에 있어서,제1절연층이실리콘 질화물구성된것을특징으로 하는반도체 메모리 구조. [청구항 4] 제1항에 있어서,상기 제2절연층이 폴리실리콘 산화물, 실리콘 질화물 및 질화 산화물로 구성된 3-층유전체인것을특징으로 하는반도체 메모리 구조. [청구항 5] 제1항에 있어서,기판이 도핑된 실리콘으로 구성되고 제1 및 제2 전극이 반대 전도형의 도핑된다결정 실리콘구성된것을특징으로 하는반도체 메모리 구조. [청구항 6] 제1항에 있어서,상기 캐패시터에 연결된 트랜지스터의 전도지역이소오스지역인것을특징으로 하는반도체 메모리 구조. [청구항 7] 제1항에 있어서,상기 홈이 상부 에치를 가지고, 제1절연층내 상기 개구부가 상기 홈의 상부 에치에서 구성되고상기제1전극의재료부분으로채워지는것을특징으로 하는반도체 메모리 구조. [청구항 8] 제1항에 있어서,제2전극이상기홈완전히채우는것을특징으로 하는반도체 메모리 구조. [청구항 12] 제1항에 있어서,상기 제1절연층이 실리콘 산화물 및 폴리실리콘 산화물로 구성된 그룹으로부터의재료구성된것을특징으로 하는반도체 메모리 구조. [청구항 13] 제1항에 있어서,제1절연층이실리콘 질화물구성된것을특징으로 하는반도체 메모리 구조. [청구항 14] 제1항에 있어서,상기 제2절연층이 폴리실리콘 산화물, 실리콘 질화물 및 질화 산화물로 구성된 3-층유전체인것을특징으로 하는반도체 메모리 구조. [청구항 15] 제1항에 있어서,기판이 도핑된 실리콘으로 구성되고 제1 및 제2 전극이 반대 전도형의 도핑된다결정 실리콘구성된것을특징으로 하는반도체 메모리 구조. [청구항 16] 제1항에 있어서,상기 캐패시터에 연결된 트랜지스터의 전도지역이소오스지역인것을특징으로 하는반도체 메모리 구조. [청구항 17] 제1항에 있어서,상기 홈이 상부 에치를 가지고, 제1절연층내 상기 개구부가 상기 홈의 상부 에치에서 구성되고상기제1전극의재료부분으로채워지는것을특징으로 하는반도체 메모리 구조. [청구항 18] 제1항에 있어서,제2전극이상기홈완전히채우는것을특징으로 하는반도체 메모리 구조. [청구항 22] 제1항에 있어서,제1절연층이실리콘 질화물구성된것을특징으로 하는반도체 메모리 구조. [청구항 23] 제1항에 있어서,상기 제2절연층이 폴리실리콘 산화물, 실리콘 질화물 및 질화 산화물로 구성된 3-층유전체인것을특징으로 하는반도체 메모리 구조. [청구항 24] 제1항에 있어서,기판이 도핑된 실리콘으로 구성되고 제1 및 제2 전극이 반대 전도형의 도핑된다결정 실리콘구성된것을특징으로 하는반도체 메모리 구조. [청구항 25] 제1항에 있어서,상기 캐패시터에 연결된 트랜지스터의 전도지역이소오스지역인것을특징으로 하는반도체 메모리 구조. [청구항 26] 제1항에 있어서,상기 홈이 상부 에치를 가지고, 제1절연층내 상기 개구부가 상기 홈의 상부 에치에서 구성되고상기제1전극의재료부분으로채워지는것을특징으로 하는반도체 메모리 구조. [청구항 27] 제1항에 있어서,제2전극이상기홈완전히채우는것을특징으로 하는반도체 메모리 구조. [청구항 31] 제1항에 있어서,상기 제2절연층이 폴리실리콘 산화물, 실리콘 질화물 및 질화 산화물로 구성된 3-층유전체인것을특징으로 하는반도체 메모리 구조. [청구항 32] 제1항에 있어서,기판이 도핑된 실리콘으로 구성되고 제1 및 제2 전극이 반대 전도형의 도핑된다결정 실리콘구성된것을특징으로 하는반도체 메모리 구조. [청구항 33] 제1항에 있어서,상기 캐패시터에 연결된 트랜지스터의 전도지역이소오스지역인것을특징으로 하는반도체 메모리 구조. [청구항 34] 제1항에 있어서,상기 홈이 상부 에치를 가지고, 제1절연층내 상기 개구부가 상기 홈의 상부 에치에서 구성되고상기제1전극의재료부분으로채워지는것을특징으로 하는반도체 메모리 구조. [청구항 35] 제1항에 있어서,제2전극이상기홈완전히채우는것을특징으로 하는반도체 메모리 구조. [청구항 39] 제1항에 있어서,기판이 도핑된 실리콘으로 구성되고 제1 및 제2 전극이 반대 전도형의 도핑된다결정 실리콘구성된것을특징으로 하는반도체 메모리 구조. [청구항 40] 제1항에 있어서,상기 캐패시터에 연결된 트랜지스터의 전도지역이소오스지역인것을특징으로 하는반도체 메모리 구조. [청구항 41] 제1항에 있어서,상기 홈이 상부 에치를 가지고, 제1절연층내 상기 개구부가 상기 홈의 상부 에치에서 구성되고상기제1전극의재료부분으로채워지는것을특징으로 하는반도체 메모리 구조. [청구항 42] 제1항에 있어서,제2전극이상기홈완전히채우는것을특징으로 하는반도체 메모리 구조. [청구항 46] 제1항에 있어서,상기 캐패시터에 연결된 트랜지스터의 전도지역이소오스지역인것을특징으로 하는반도체 메모리 구조. [청구항 47] 제1항에 있어서,상기 홈이 상부 에치를 가지고, 제1절연층내 상기 개구부가 상기 홈의 상부 에치에서 구성되고상기제1전극의재료부분으로채워지는것을특징으로 하는반도체 메모리 구조. [청구항 48] 제1항에 있어서,제2전극이상기홈완전히채우는것을특징으로 하는반도체 메모리 구조. [청구항 52] 제1항에 있어서,상기 홈이 상부 에치를 가지고, 제1절연층내 상기 개구부가 상기 홈의 상부 에치에서 구성되고상기제1전극의재료부분으로채워지는것을특징으로 하는반도체 메모리 구조. [청구항 53] 제1항에 있어서,제2전극이상기홈완전히채우는것을특징으로 하는반도체 메모리 구조. [청구항 57] 제1항에 있어서,제2전극이상기홈완전히채우는것을특징으로 하는반도체 메모리 구조. [청구항 272] 비트선들 및 단어선들을 갖는 반도체 기판에서 반도체 메모리 구조의 적어도 4개의 메모리 셀로 구성된 메모리 매트릭스에서, 각각의 상기 메모리셀이 중앙 및 주어진 폭과, 2개의 전도지역 및 게이트 전극을 갖는 홈 캐패시터 외부에 분포된 1개의 mos 선택 트랜지스터 및 1개의 홈 메모리 캐패시터와, 트랜지스터 전도지역중 하나에 연결되는 각각의 메모리 캐패시터, 비트선중 하나에 연결되는 또다른 트랜지스터 전도지역, 단어선들중 하나에 연결된 트랜지스터 게이트 전극과, 절연 필드 산화물 또는 매몰 절연 산화물과, 절연 필드 산화물과 겹치는 홈 또는 매몰 절연 산화물 및 내부홈 벽 표면을 갖는 것과, 상기 내부홈 벽 표면을 덮은 제1절연층 및 완전히 상기 홈 내부 및 제1절연층상의 기판 표면에 수직으로 배치된 캐패시터의 제1전극 및 상기 제1전극상 분포된 제2절연층 및, 상기 홈에서 제2절연층상에 수직으로 분포된 제2전극과, 내부홈 벽 표면상 제1절연층에 구성된 개구부를 통해 측방향이 트랜지스터 전도지역중 하나와 캐패시터 제1전극 사이에 연결된 접점과, 캐패시터와 제1방향에서 협동된 선택트랜지스터 사이 연결선에 병렬인 메모리 셀과 2개의 연속인 셀의 중앙부를 통해 제1방향으로 수직으로 신장한 대칭축에 대해 미러 대칭으로 분포된 2개의 연속 셀과, 제1방향에 수직인 제2방향에서 주어진 셀의 1/2에 의해 상쇄되는 각각의 상기 메모리 셀을 포함하는 메모리 매트릭스