ECL/CML 의사-레일 회로 차단 드라이버 회로 및 래치 회로 document_id 1019900010556

[청구항 2] 제1항에 있어서,상기한 의사-레일 회로는 상기한 제1 및 제2 클램프회로에 결합되어 제1 및 제2 제어 신호에 응답하여 상기한 제1 및 제2 클램프 회로를 고번적으로 상기한 의사-레일 노드에 인가하는클램프스위칭 회로구성되는것을특징으로 하는ecl/cml 회로. [청구항 3] 제2항에 있어서,클램프 스위칭 회로는 제1 및 제2 oe게이트 트랜지스터 소자를 가진 출력 인에이블(oe)차동 게이트로 구성되며, 상기한 oe게이트 트랜지스터 조사들중의 적어도 하나는 제1 및 제2클램프 회로에 결합되어 제1 및 제2 oe제어 신호에 응답하여 제1 및 제2클램프 회로를 고번적으로 의사-레일 노드에 인가하도록있는것을특징으로 하는ecl/cml 회로. [청구항 4] 제1항에 있어서,상기한 제1클램프 회로는 고전위 레벨 전원 레일의 고전위 레벨을 상기한 의사-레일노드인가하는것을특징으로 하는ecl/cml 회로. [청구항 5] 제4항에 있어서,제1 클램프 회로는 상기한 의사-레일 노드에 연결된 클램프 에미터 폴로워 트랜지스터소자(q6)와 이 클램프 에미터 폴로워 트랜지스터 소자(q7) 및 고전위 레벨 전원 레일 사이에 연결된 역전압 강하 수단(q7)등으로 이루어지며, 상기한 역전압 강하수단(q7)은 의사-레일 노드상에 고전위 레벨 전원 레일의 고전위 레벨을 인가하기 위한 클램프 에미터 폴로워 트랜지스터 소자의 양단간의 전압강하와 사실상 동일한 값을 가지며 극성만이 반대인전압 강하갖는것을특징으로 하는ecl/cml 회로. [청구항 6] 제5항에 있어서,상기한 역전압 강하수단은 베이스-에미터 단락형(bsc형) 트랜지스터 소자로 구성되며, 이 트랜지스터 소자는, 클램프 에미토 폴로워 트랜지스터 소자 및 bsc형 트랜지스터 소자 자신이 모두 도통될 때, 고전위 레벨 전원 레일의 고전위 레벨을 의사-레일 노드에 인가하도록있는것을특징으로 하는ecl/cml 회로. [청구항 7] 제1항에 있어서,제2클램프 회로는 의사-레일 노드에 접속된 클램프 에미터 폴로워 트랜지스터 소자(q6)와 이 클램프 에미터 폴로워 트랜지스터 소자와 상기한 저전위 레벨 전원 레일 사이에 접속된 풀다운 트랜지스터 소자(q21)과, 클램프 에미터 폴로워 트랜지스터 소자와 풀다운 트랜지스터 소자 사이의 노드에 접속되는 것에 의해, 풀다운 트랜지스터가 도통될 때 의사-레일 노드의 전위를 고전위 레벨 전원 레일의 고전위 레벨보다 작은 특정된 전위 레벨로 유지시키는 전압 레벨 설정 수단(r4)등구성되는것을특징으로 하는ecl/cml 회로. [청구항 8] 제4항에 있어서,의사-레일 회로는 차단 드라이버 회로로 구성되며, 차동게이트는 출력단에 출력 신호를 전달하기 위한 출력 스위칭 노드로 구성되고, 상기한 출력 스위칭 노드는 의사-레일 노드에 연결되어 있고, 제2클램프 회로의 제2전위 레벨은 차단 oe제어 신호에 응답하여 선택됨으로써 차단 상태에서출력스위칭 노드와차동게이트의출력유지하도록된것을특징으로 하는ecl/cml 회로. [청구항 9] 제8항에 있어서,차동게이트가 래치된 데이터를 유지하기 위한 궤환 회로를 포함하고 있는 래치 회로의 일부분을 구성하며, 차동게이트의 스위칭 출력 노드는 출력신호를 전달하기 위한 출력단에 연결되어 있는 동시에 래치된 데이터를 유지하기 위한 궤환 신호를 전달하기 위한 래치회로내의 궤환 회로에도 연결되어 있고, 차단 드라이버 회로가 래치된 데이터를 손실함이 없이 차단 상태에서 eo 차단 신호에 응답하여차동게이트및출력유지하도록된것을특징으로 하는ecl/cml 회로. [청구항 11] 제10항에 있어서,상기한 의사-레일 회로는, 상기한 제1 및 제2 클램프 회로에 결합되어 제1 및 제2 oe신호에 응답하여 상기한 제1 및 제2 클램프 회로를 고번적으로 의사-레일 노드에 인가하는클램프스위칭 회로구성되는것을특징으로 하는ecl/cml 회로. [청구항 12] 제11항에 있어서,클램프 스위칭 회로는 제1 및 제2 oe게이트 트랜지스터 소자를 가진 oe 차동게이트로 구성되며, 상기한 oe 게이트 트랜지스터 소자들중의 적어도 하나는 제1 및 제2클램프 회로에 결합되어 제1 및 제2제어 신호에 응답하여 제1 및 제2 클램프 회로를 고번적으로 의사-레일노드인가하도록있는 것을특징으로 ecl/cml 회로. [청구항 13] 제12항에 있어서,제1클램프 회로는 상기한 의사-레일 노드에 연결된 클램프 에미터 폴로워 트랜지스터소자(q6)와, 이 클램프 에미터 폴로워 트랜지스터 소자(q6) 및 고전위 레벨 전원 레일 사이에 연결된 역전압 강하수단(q7)등으로 이루어지며, 상기한 역전압 강하수단(q7)은 의사-레일 노드상에 고전위 레벨 전원 레일의 고전위 레벨을 인가하기 위한 클램프 에미터 폴로워 트랜지스터 소자의 양단간의 전압강하와 사실상 동일한 값을 가지며 다만 극성이 반대인전압 강하갖는것을특징으로 하는ecl/cml 회로. [청구항 14] 제13항에 있어서,제2클램프 회로는 의사-레일 노드에 접속된 클램프 에미터 폴로워 트랜지스터 소자(q6)와 이 클램프 에미터 폴로워 트랜지스터 소자와 상기한 저전위 레벨 전원 레일 사이에 접속되 풀다운 트랜지스터소자(q21)과, 클램프 에미터 폴로워 트랜지스터 소자와 풀다운 트랜지스터 소자 사이의 노드에 접속되는 것에 의해, 풀다운 트랜지스터가 도통될대 의사-레일 노드이 전위를 고전위 레벨 전원 레일의 고전위 레벨보다 작은 특정된 전위 레벨로 유지시키는 전압 레벨 설정 수단(r4)등구성되는것을특징으로 하는ecl/cml 회로. [청구항 15] 제10항에 있어서,회로는 래시된 데이터를 유지하기 위한 궤환 회로를 내장한 래치 회로로 구성되며, 상기한 차동게이트는 래치 회로의 게이트 및 래치 회로에 대한 출력 버퍼를 형성하고, 차동 게이트의 스위칭 출력 노드는 출력신호를 전달하기 위한 출력단에 연결되어 있는 동시에 래치된 데이터를 유지하기 위한 궤환 신호를 전달하기 위한 래치 회로내의 궤환 회로에도 연결되어 있고, 차단 드라이버 회로가 래치된 데이터를 손실함이 없이 차단상태에서 oe차단 신호에 응답하여차동게이트및출력유지하도록된것을특징으로 하는ecl/cml 회로. [청구항 17] 제16항에 있어서,상기한 차동게이트는 고전위 및 저전위의 입력 데이터 신호를 수신하기 위한 차동 입력단을 제공하는 제1 및 제2 입력 신호 차동베이스 회로를 구비한 제1 및 제2 입력 트랜지스터 소자와, 제1 및 제2차동 출력단에 고전위 및 저전위의 출려 데이터 신호를 전달하는 제1 및 제2 스위칭 출력 노드등을 포함하고 있으며, 래치 회로는 차동 출력단에서 데이터 신호를 래치하기 위하여 제1 및 제2 출력 스위칭 노드에 각각 결합된 제1 및 제2 궤환 회로를 포함하고 있고, 상기한 의사-레일 회로는 상기한 래치된 데이터신호를 손실함이 없이 상기한 제2 oe신호에 응답하여 차단 상태에서 제1 및 제2출력과 차동게이트를 유지하도록구성된것을특징으로 하는ecl/cml 래치 회로. [청구항 18] 제17항에 있어서,의사-레일 회로는 제1 및 제2 oe신호에 응답하여 상기한 제1 및 제2 클램프 회로를 고번적으로 의사-레일 노드에 인가하기 위하여 제1 및 제2클램프 회로에 작동적으로 결합된하나의클램프스위치회로포함하고있는것을특징으로 하는ecl/cml 래치 회로. [청구항 19] 제18항에 있어서,클램프 스위치 회로가 하나의 oe신호차동게이트포함하고있는것을특징으로 하는ecl/cml 래치 회로.