다이나믹 등속 호출 메모리 셀 및 이의 제조 방법 document_id 1019900011252

[청구항 2] 제1항에 있어서,상기 모트 영역이 상기 선택된디바이스위에놓인것을특징으로 하는프로세스. [청구항 3] 제1항에 있어서,상기 선택된 디바이스가 캐피시터인것을특징으로 하는프로세스. [청구항 4] 제1항에 있어서,상기 게이트가 연장된도전성라인의일부분형성하는것을특징으로 하는프로세스. [청구항 5] 제3항에 있어서,상기 캐패시터가상기기판내의트렌치내형성된것을특징으로 하는프로세스. [청구항 6] 제5항에 있어서,상기 캐패시터가, 상기 기판내의 상기 트렌치를 형성하는 단게, 도프된 저장영역을 형성하기 위해 상기 트렌치의 표면으로 도펀트원자들을 유입시키는 단계. 상기 트렌치의 표면상에 절연층을 형성하는 단계 및 도전성 물질이 상기 도전층과 도전성 접촉하는 도전성 물질로 상기 트렌치의 나머지 부분을 채우는 다녜를 포함하는 단계를 사용하여형성된것을특징으로 하는프로세스. [청구항 7] 제5항에 있어서,상기 캐패시터가, 상기 기판내에 상기 트렌치를 형성하는 단계, 상기 트렌치의 표면상에 제1절연층을 형성하는 단계, 상기 제1절연층상의 제1도전층을 형성하는 단계, 상기 기판내의 형성된 상기 제1연부로서 작용하는 도프된 영역으로부터 상기 제1도전층으로 도전성 접속을 형성하는 단계, 상기 제1도전층 상에 제2절연층을 형성하는 단계, 및 상기 도전층과 도전성 접촉하는 도전성 물질로 상기 트렌치의 나머지 부분을 채우는 단계를 채우는 단계를 포함하는 단계를 사용하여형성된것을특징으로 하는프로세스. [청구항 9] 제8항에 있어서,상기 모트 영역이 상기 선택된디바이스위에놓인것을특징으로 하는프로세스. [청구항 10] 제8항에 있어서,상기 필드 플레이트와 상기 기판 사이에절연층포함하는것을특징으로 하는프로세스. [청구항 11] 제8항에 있어서,상기 필드 플레이트가다결정 실리콘층구성되는것을특징으로 하는디바이스. [청구항 12] 제8항에 있어서,연속적인 절연층이 상기 모드 개구 및 상기 필드 플레이트에 의해 노출된 상기 기판을 열적으로 산화함형성된것을특징으로 하는디바이스. [청구항 13] 제8항에 있어서,상기 선택된디바이스캐패시터인것을특징으로 하는디바이스. [청구항 14] 제13항에 있어서,상기 캐패시터가트렌치내형성된것을특징으로 하는디바이스. [청구항 15] 제14항에 있어서,상기 캐패시터가, 상기 트렌치를 둘러싸고, 상기 모트 영역내의 상기 확산된 영역들중 1개의 영역과 도전성 접촉하는 확산 영역, 상기 트렌치의 벽들상에 형성된 절연층, 및 상기 트렌치의 나머지 부분을 채우고 상기 필드 플레이트와 도전성 접촉을 하는도전성물질포함하는것을특징으로 하는디바이스. [청구항 16] 제14항에 있어서,상기 캐패시터가, 상기 트렌치의 벽들상에 형성된 제1절연층, 상기 제1절연층상에 형성되고, 상기 모트내의 상기 확산된 영역중 1개의 영역과 전기적 접촉하는 제1도전층, 상기 제1도전층상에 형성된 제2절연층, 및 상기 트렌치의 나머지를 채우고, 상기 필드 플레이트와 도전성 접촉하는도전성물질포함하는것을특징으로 하는디바이스. [청구항 26] 제25항에 있어서,상기 기판이실리콘인것을특징으로 하는어레이. [청구항 27] 제25항에 있어서,상기 기판이 p-형을 도프시킨 것이고, 상기 확산된영역도프시킨것을특징으로 하는어레이.