TTL-ECL/CML트랜 슬레이터 회로 document_id 1019900012581

[청구항 2] 제1항에 있어서,상기 기준트래지스터 요소의 베이스 노드에 인가되는 온도 보상된 임계 신호 전압 레벨(vth)은 상기 입력 트랜지스터 요소의 베이스 노드에 인가되며 논리 고 신호 전위 레벨(vih) 및 논리 저 신호 전위 레벨(vil) 사이에 있는 실질적으로 중간값선택되는ttl-ecl/cml 트랜슬레이터 회로. [청구항 3] 제2항에 있어서,상기 입력 클램프 회로는 상기 입력 트랜지스터 요소의 베이스 노드에, 온도 보상된 전류원 전압 레벨(vcs)을 기준으로 하여 온도 보상된 논리 고 신호 전위 레벨(vih)을 인가하도록 상기 입력 트랜지스터 요소의 베이스 노드 및 상기 밴드-갭 바이어스 발생기 사이에 동작상연결되는ttl-ecl/cml 트랜슬레이터 회로. [청구항 4] 제3항에 있어서,상기 트랜슬레이터 회로는 제1전류원 트랜지스터 요소 및 제1미부 레지스터를 포함하고, 상기 임계 클램프 회로는 제2전류원 트랜지스터 요소 및 제2미부 레지스터를 포함하며 상기 제2전류원 트랜지스터 요소의 에미터 노드 및 상기 기준 트랜지스터 요소의 베이스 노드 사이에 연결된 제1레벨 시프트 회로 수단을 포함하고, 상기 입력 클램프 회로는 제3전류원 트랜지스터 요소 및 제3미부 레지스터를 포함하며 상기 제3전류원 트랜지스터 요소의 에미터노드 및 상기 입력 트랜지스터 요소의 베이스 노드 사이에 연결된 제2레벨 시프트 회로 수단을 포함하고, 상기 각 제1, 제2 및 제3전류원 트랜지스터 요소의 베이스 노드는 상기 온도 보상된 전류원 전압 레벨(vcs)에 연결되며, 상기 제1 및 제2레벨 시프트 회로 수단은 논리 고 신호 전위 레벨(vih)이 상기 입력 트랜지스터 요소의 베이스 노드에 인가되는 경우 상기 트랜슬레이터 회로의 필요한 동작 온도 범위에 걸쳐 상기 입력 및 기준 트랜지스터 요소 사이의 실질적으로 동일한전위차유지하도록선택되는ttl-ecl/cml 트랜슬레이터 회로. [청구항 5] 제3항에 있어서,상기 임계 클램프 회로는 상기 기준 트랜지스터 요소의 베이스 노드에 실질적으로 상기 임계 전압 레벨(vth-vcs)로서 상기 온도 보상된 전류원 전압 레벨 vcs을 인가하도록 구성배치되는ttl-ecl/cml 트랜슬레이터 회로. [청구항 6] 제4항에 있어서,상기 임계 클램프 회로 및 상기 기준 트랜지스터 요소의 베이스 노드는 전류 발생용 레지스터 요소(r5)에 연결되며, 상기 전류 발생용 레지스터 요소(r5) 및 상기 임계 클램프 회로의 구성부품 (q61, q7, sd2)은 제2전류원 트랜지스터 요소(q61)의 에미터를 통한 전류(iq61)가 상기 전류 발생용 레지스터 요소(r5)를 통한 전류(ir5)보다 실질적선택되는ttl-ecl/cml 트랜슬레이터 회로. [청구항 7] 제5항에 있어서,상기제1 및 제2레벨 시프트 회로 수단은 상기 입력 및 기준 트랜지스터 요소의 베이스 노드 사이에 있으며적어도 대략 3vt(t는 밴드 갭 전압임)인 베이스 전압차(vih-vth)를 유지하도록 선택되고 배치되는 각각의 다이오드 스택 회로 수단포함하는ttl-ecl/cml 트랜슬레이터 회로. [청구항 9] 제8항에 있어서,상기 임계 클램프 회로는 상기 온도 보상된 전류원 전압 레벨(vcs)에 연결된 베이스 노드를 가지는 제2전류원 트랜지스터 요소 및 제2미부 레지스터 요소를 포함하며 상기 제2전류원 트랜지스터 요소의 에미터 노드 및 상기 기준 트랜지스터 요소의 베이스 노드 사이에 연결된 제1전압 레벨 시프트 회로 수단포함하는ttl-ecl/cml 트랜슬레이터 회로. [청구항 10] 제10항에 있어서,상기 제1전압 레벨 시프트 회로 수단은 선택된 동작 온도 범위에 걸쳐 상기 ecl 베이스 자동 게이트의 동작에 따른 비-20로 온도 계수의 결과를 실질적으로 보상하고 삭제하도록 선택되며 적용되는 구성부품을 지니는 다이오드 스택 회로포함하는ttl-ecl/cml 트랜슬레이터 회로. [청구항 11] 제11항에 있어서,상기 다이오드스택 회로 수단은 직렬로 연결된 쇼트키 다이오드 트랜지스터 요소 및 베이스 콜렉터 단락(bcs)형 트랜지스터 요소포함하는ttl-ecl/cml 트랜슬레이터 회로. [청구항 12] 제10항에 있어서,상기제1 및 제2전류원 트랜지스터 요소는 각각의 제1 및 제2미부 레지스터를 거쳐 상기 저 전위 전력 레일(vee)에 연결되며, 잔류 발생용 레지스터 요소(r5)는 상기 임계 클램프 회로 및 상기 기준 트랜지스터 요소의 베이스 노드를 비교적 높은 전위 기준 레벨(vcc)에 연결시키고, 상기 전류 발생용 레지스터 요소(r5) 및 상기 임계 클램프 회로의 구성부품(q61, q7, sd2)은 제2전류원 트랜지스터 요소(q61)의 에미터로부터 발생된 전류(iq61)가 상기 전류 발생용 레지스터 요소(r5)를 통한 전류 (ir5)보다 실질적선택되는ttl-ecl/cml 트랜슬레이터 회로. [청구항 14] 제10항에 있어서,상기 입력 및 기준 트랜지스터 요소는 공통 에미터 결합에 함께 연결된 에미터 노드를 지니며, 상기 제1전류 싱크부는 상기 공통 에미터 결합 및 상기 저 전위 전력 레일(vee) 사이에 연결되고 상기 임계 클램프 회로의 제2전류원 트랜지스터 요소(iq61)의 베이스노드에 상기 온도 보상된 전류원 전압 레벨(vcs)을 인가하도록 상기 제2전류원 트랜지스터 요소의 베이스 노드에 연결된 베이스 노드를 지니는 제1전류원 트랜지스터 요소(q6) 및 제1미부 레지스터 요소포함하는ttl-ecl/cml 트랜슬레이터 회로. [청구항 15] 제10항에 있어서,상기 트랜슬레이터 회로ecl 베이스 차동 게이트는 상기 입력 및 기준 트랜지스터요소(q4, q5)중 한 트랜지스터 요소의 콜렉터 노드 출력으로부터 제공되는 적어도 한개의 출력 및 상기 콜렉터 노드 출력에 연결된 적어도 한개의 에미터 플로워 출력 버퍼 트랜지스터 요소(q9, q10)를 포함하며, 출력 전류 싱크부는 상기 에미터 플로워 버퍼 트랜지스터 요소(q9, q10) 및 상기 저 전위 레벨 전력 레일(vee) 사이에 연결되고 상기 임계 클램프 회로에 상기 온도 보상된 전류원 전압 레벨(vcs을 인가하도록 상기 온도 보상된 전류원 전압 레벨(vcs에 연결된 베이스 노드를 지니는 출력 전류원 트랜지스터 요소(q13, q14) 및 출력 미부 레지스터 요소포함하는ttl-ecl/cml 트랜슬레이터 회로. [청구항 16] 제8항에 있어서,상기 입력 클램프 회로는 상기 입력 트랜지스터 요소의 베이스 노드에, 상기 온도 보상된 전류원 전압 레벨(vcs)을 기준으로 하여 온도 보상된 논리 고 신호 전위 레벨(vih)을 인가하도록 상기 온도 보상된 전류원 전압 공급원 및 입력 트랜지스터 요소의 베이스 노드 사이에 동작상연결되는ttl-ecl/cml 트랜슬레이터 회로. [청구항 17] 제17항에 있어서,상기 입력 클램프 회로는 제3미부 레지스터 요소를 통해 상기 저 전위 레벨 전력 레벨(vee)에 연결되며 상기 온도 보상된 전류원 전압 레벨(vcs)에 연결된 베이스 노드를 지니는 제3전류원 트랜지스터 요소, 및 상기 제3전류원 트랜지스터 요소의 에미터 노드 및 상기 입력 트랜지스터 요소의 베이스 노드 사이에 연결된 제2전압 레벨 시프트 회로 수단포함하는ttl-ecl/cml 트랜슬레이터 회로. [청구항 18] 제18항에 있어서,상기 트랜슬레이터 회로는 반도체 재료로 이루어져 있는 집적 회로부이며 상기 제1 및 제2레벨 시프트 회로 수단은 논리 고 신호 전위 레벨(vih)이 적어도 대략 3vt vt는 상기 반도체 재료의 밴드-갭전압임)로 상기 입력 트랜지스터 요소의 베이스 노드에인가될 경우 상기 입력 및 기준 트랜지스터 요소의 베이스 노드 사이에 걸린 베이스 전압차(vih-(vth)를 유지하도록 선택되고 배치되는 구성 부품포함하는ttl-ecl/cml 트랜슬레이터 회로. [청구항 20] 제20항에 있어서,상기 임계 클램프 회로 및 상기 기준 트랜지스터 요소의 베이스 노드는 상기 전류 발생용 레지스터 요소(r5)를 거쳐 상기 고 전위 레벨 전력 레일(vcc)에 연결되고, 상기 전류 발생용 레지스터 요소(r5) 및 구성부품(q7, sd2)은 포함하는 임계 클램프 회로는 출력 전류원 트랜지스터 요소(q13, q14)의 에미터를 통한 전류(iq13, i q14)가 상기 전류 발생용 레지스터요소(r5)를 통한 전류(i r5)보다 실질적선택되는ttl-ecl/cml 트랜슬레이터 회로. [청구항 22] 제22항에 있어서,상기 임계 클램프 회로는 상기 기준 트랜지스터 요소의 베이스 노드에, 상기 온도 보상된 전류원 전압레벨(vcs)을 기준으로 하여, 온도 보상된 임계 전압 신호 레벨(vth)을 인가하도록 상기 온도 보상된 전류원 전압 공급원 및 상기 기준 트랜지스터 요소의 베이스 노드사이에 동작상연결되는ttl-ecl/cml 트랜슬레이터 회로. [청구항 23] 제8항에 있어서,상기 기준 트랜지스터 요소의 베이스 노드에 인가되는 온도 보상된 임계 전압 신호 레벨(vth)은 전파 지연(tplh, tphl)을 측정하는데 사용되는 파형 측정 교차 전압레벨에 있으므로, tplh 및 tphl 사이에서 스위칭 스큐 현상을 감소시켜잡음마진감소시키도록선택되는ttl-ecl/cml 트랜슬레이터 회로.