문맥 (context)
[청구항 2]
제1항에 있어서,상기제1과 제2의 스위치된 캐패시터 회로(10,12,14,16)는 유사한 구성을 갖고 상기 두 스위치된 캐패시터 회로 사이와 그 동작에 있어서 차이가 실제로 제거되도록 같은 프로세서를 사용하여제조한것을특징으로 하는회로.
[청구항 3]
제1항 또는 제2항에 있어서,회로는 제3의 비반전 증폭기(130)와 제4의 반전증폭기(145)로 구성되며, 상기 제1의 증폭기(124) 출력은 상기 제3의 증폭기(130) 입력에 접속되고, 상기 제3의 증폭기(130) 출력은 상기 제4의 증폭기(145) 입력에 접속되며, 상기 제4의 증폭기(145) 출력은 이득제어 회로(102)가 상기 제1의 증폭기(124) 출력에 접속되도록 이득제어회로의 제1단자에 접속되고, 상기 연속 타임 임피던스 피드백 회로(127,130)는피드백 레지스터구성한것을특징으로 하는회로.
[청구항 4]
제1항 내지 제3항중 어느 한항에 있어서,상기 이득제어회로(102)는 다수개가 직렬로 접속되고 실제로 등가값을 갖는 제1의 레지스터(147-155)와 다수개로 된 제1의 캐패시터(148-154), 상기 다수개로 된 제1의 각 캐패시터는 상기 다수개로 된 제1의레지스터의인접레지스터사이공통단자접속된것을특징으로 하는회로.
[청구항 5]
제4항에 있어서,상기제1의 스위치된 캐패시터 회로(10,12)는 제1전압단자(191)에 연결되고, 상기 제1의 증폭기(124) 입력에 접속된 제1단자를 갖고 제2 전압 단자에 접속된 제2단자를 갖는 제1의 레지스터(126) 상기 제2의 증폭기(177) 입력단자에 접속된 제1단자를 갖고 제3의 전압 단자(194)에 접속된 제2단자를 갖는 제2의 레지스터(176)와, 상기 제2의 증폭기(177) 입력에 접속된 제1단자를 갖고 상기 제2의 전압단자에 접속된 제2단자를 갖는 제3의 스위치된캐패시터회로이루어진것을특징으로 하는회로.
[청구항 6]
제5항에 있어서,상기 동작 제어를 위한 제어신호(ph1,ph2)를 수신하도록 회로 입력단자(105a)에 접속된 입력들을 갖고, 상기 제1의 증폭기(124) 입력에 접속된 출력과, 상기 제1의 전압단자(191)에 접속된 단자를 갖는 제4의 스위치된캐패시터회로이루어진것을특징으로 하는회로.
[청구항 7]
제6항에 있어서,상기 이득제어회로는 주파수 필터를 형성하기 위하여 상기 제3의 증폭기(130)출력을 상기 제4의 증폭기(145)입력에 접속하는 레지스터 -캐패시터네트워크구성한것을특징으로 하는회로.
[청구항 8]
제5항, 6항 또는 7항에 있어서,상기 연속 타임 임피던스 피드백회로(127,130)는 제2의전압단자연결된것을특징으로 하는회로.
[청구항 9]
제1항 내지 제8항에 있어서,상기 이득제어회로(102)의 임피던스는 상기 연속 타임 임피던스 피드백 회로의 임피던스와 실제로 같은 것특징으로 하는회로.
[청구항 11]
제10항에 있어서,상기 연결수단(102)은 필터구성된fm신호 검출기.
[청구항 12]
제10항 내지 제11항에 있어서,회로는 제2의 전압원과 제1의 증폭기(124) 제1입력 사이에 연결된 오프세트 보상 레지스터(126)와, 전압 오프세트를 보상하기 위하여 제2의 증폭기(177) 제1입력에 연결된 오프 세트 보상수단구성한fm신호 검출기.
[청구항 13]
제12항에 있어서,상기 오프세트 보상수단(176)은 제3의 전압원과 제2의 증폭기(177) 제1입력 사이에 보상레지스터(176)와, 미리 설정된 주파수에서 동작되고 제2의 전압원과 제2의 증폭기(177) 제1입력 사이에 연결된 제3의 스위치된 캐패시터 회로구성한fm신호 검출기.
[청구항 14]
제13항에 있어서,상기제1의 전압원은 중간 공급전압원이고, 제2의 전압원은 로우전압원이며, 제3의 전압원완전한(최대) 공급전압원인 fm신호 검출기.
[청구항 15]
제14항에 있어서,상기제1의 전압원은 4볼트이고, 제2의 전압원은 접지이며, 제3의 전압원8볼트인fm신호 검출기.
[청구항 16]
제10항 내지 제15항중 어느 한항에 있어서,상기제1과 제2의 증폭기(124,177) 제1입력은 반전입력인fm신호 검출기.
[청구항 17]
제10항 내지 제16항중 어느 한항에 있어서,상기 피드백 레지스터(127)와입력 레지스터실제로동일한구성인fm신호 검출기
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
제3의 증폭기(130)의 출력과 제4의 증폭기(145)의 입력 사이에서 주파수 필터를 형성하기 위해 구성되는 네트워크는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation제3의 증폭기(130) 출력과 제4의 증폭기(145) 입력 사이에 위치하여 주파수 필터를 형성하는 네트워크가 무엇인지 찾는 것이다.
-
2정보 추출
information_extraction청구항 7에서 제3의 증폭기(130) 출력과 제4의 증폭기(145) 입력 사이의 연결 관계 및 목적을 확인한다.
- 상기 이득제어회로는 주파수 필터를 형성하기 위하여 상기 제3의 증폭기(130)출력을 상기 제4의 증폭기(145)입력에 접속하는 레지스터 -캐패시터네트워크구성한것을특징으로 하는회로
-
3근거 선택
evidence_selection주파수 필터 형성 목적과 해당 구성 요소가 명시된 구절을 선택한다.
- 주파수 필터를 형성하기 위하여 상기 제3의 증폭기(130)출력을 상기 제4의 증폭기(145)입력에 접속하는 레지스터 -캐패시터네트워크
-
4논리 통합
logical_integration청구항 7에 따르면, 제3의 증폭기 출력과 제4의 증폭기 입력 사이에 접속되어 주파수 필터를 형성하는 것은 '레지스터-캐패시터 네트워크'이다.
- 상기 이득제어회로는 주파수 필터를 형성하기 위하여 상기 제3의 증폭기(130)출력을 상기 제4의 증폭기(145)입력에 접속하는 레지스터 -캐패시터네트워크
-
5결론 도출
conclusion_formulation질문에 대한 직접적인 답변으로 '레지스터-캐패시터 네트워크'를 도출한다.
-
6답변 생성
answer_generation추출된 답변을 최종 형식에 맞춰 작성한다.
최종 답변 (final_answer)
레지스터 -캐패시터네트워크
핵심 해석 (core_interpretation)
본 발명은 제3의 증폭기와 제4의 증폭기 사이에 레지스터-캐패시터 네트워크를 배치하여 주파수 필터를 형성함으로써 회로의 동작을 제어하는 기술을 포함한다.