문맥 (context)
[청구항 1]
cpu에서 가·감속도값을 정해주고, 가감속 및 정속 제어신호에 따라서 서보모터에 속도를 정밀하게 제어하는 지령속도패턴을 발생하는 회로에 있어서
상기 cpu에서 지정한 가·감속도신호를 래치하는 래치부와
소정의 클럭펄스를 카운팅하는 2진카운터와
상기 래치부로부터의 출력과 상기 2진카운터의 출력을 비교하여, 일치할때 하나의 펄스를 출력하는 비교기와
이 비교기로부터 출력된 펄스를 받아서 상기 cpu로부터 보내온 속도제어에 따라서 선택적으로 스위칭하는 제1스위칭수단과
이 제1스위칭수단으로부터 선택된 펄스를 받아서 카운트하는 업다운카운터부와
이 업다운카운터에서 카운팅된 디지탈신호를 아날로그 신호로 변환하는 d/a변환기와
이 d/a변환기로부터 출력된 아날로그 신호를 증폭하는 증폭기와
이 증폭기로부터 출력된 신호를 상기 cpu의 방향제어 신호에 따라서 선택적으로 스위칭하는 제2스위칭수단을 포함하는 것을 특징으로 하는 지령속도패턴 발생회로
[청구항 2]
제1항에 있어서,상기 제1스위칭수단은 상기 cpu로 부터의 정속제어신호에 따라 비교기의 출력을 차단시키는 제1아날로그스위치와, 상기 cpu로부터의 가감속제어신호에 따라서 비교기의 출력을 상기 업다운카운터의 업단자로 공급하는 제2아날로그스위치와, 상기 cpu로부터의 가감속제어신호에 따라서 비교기의 출력을 상기 업다운카운터의 업단자로 공급하는 제2아날로그스위치와, 상기 cpu로부터의 가감속제어신호가 인버터에서 반전된 신호에 따라서 비교기의 출력을 상기 업다운카운터의 다운단자로 공급하는제3아날로그스위치구성함을특징으로 하는지령속도패턴발생회로.
[청구항 3]
제1항에 있어서,상기 제2스위칭수단은 상기 cpu로부터의 방향제어신호에 따라서 상기 증폭기의 출력을 그대로 출력하는 제4아날로그스위치와, 상기 cpu로부터의 방향제어신호가 인버터에서 반전된 신호에 따라서 상기 증폭기의 출력을 내보내는 제5아날로그 스위치와, 사익 제5아날로그스위치의 출력을 반전증폭하여 출력하는반전증폭기구성함을특징으로 하는지령속도 패턴발생회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
지령속도패턴 발생회로에서 CPU의 가감속제어신호에 따라 비교기의 출력이 업다운카운터의 업단자 또는 다운단자로 공급되는 구체적인 메커니즘은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretationCPU의 가감속제어신호가 비교기 출력을 업다운카운터의 업단자 또는 다운단자로 전달하는 구체적인 메커니즘을 파악해야 한다.
-
2정보 추출
information_extraction제1스위칭수단의 구성 요소인 제2아날로그스위치와 제3아날로그스위치의 동작 조건을 추출한다.
- 상기 cpu로부터의 가감속제어신호에 따라서 비교기의 출력을 상기 업다운카운터의 업단자로 공급하는 제2아날로그스위치와, 상기 cpu로부터의 가감속제어신호가 인버터에서 반전된 신호에 따라서 비교기의 출력을 상기 업다운카운터의 다운단자로 공급하는제3아날로그스위치
-
3근거 선택
evidence_selection가감속제어신호에 따른 업단자 공급과 인버터를 거친 반전 신호에 따른 다운단자 공급에 관한 구절을 선택한다.
- 상기 cpu로부터의 가감속제어신호에 따라서 비교기의 출력을 상기 업다운카운터의 업단자로 공급하는 제2아날로그스위치와, 상기 cpu로부터의 가감속제어신호가 인버터에서 반전된 신호에 따라서 비교기의 출력을 상기 업다운카운터의 다운단자로 공급하는제3아날로그스위치
-
4논리 통합
logical_integration가감속제어신호가 직접 인가될 때는 제2아날로그스위치를 통해 업단자로 공급되고, 해당 신호가 인버터에서 반전될 때는 제3아날로그스위치를 통해 다운단자로 공급되는 구조임을 통합한다.
-
5결론 도출
conclusion_formulation제1스위칭수단 내의 제2 및 제3 아날로그 스위치가 CPU의 가감속제어신호 및 그 반전 신호에 따라 비교기 출력을 업단자 또는 다운단자로 선택적 스위칭함을 결론짓는다.
-
6답변 생성
answer_generation추출된 메커니즘을 바탕으로 질문에 대한 최종 답변을 작성한다.
최종 답변 (final_answer)
CPU의 가감속제어신호에 따라 제1스위칭수단이 동작하며, 가감속제어신호가 직접 인가될 경우 제2아날로그스위치를 통해 비교기의 출력이 업다운카운터의 업단자로 공급되고, 해당 가감속제어신호가 인버터에서 반전된 신호일 경우 제3아날로그스위치를 통해 비교기의 출력이 업다운카운터의 다운단자로 공급된다.
핵심 해석 (core_interpretation)
CPU의 가감속제어신호와 그 반전 신호를 이용하여 제1스위칭수단(제2, 제3 아날로그 스위치)이 비교기 출력을 업다운카운터의 업/다운 단자로 선택적으로 전달함으로써 속도 패턴을 제어하는 메커니즘을 나타낸다.