가공데이터 · 특허 지식베이스

푸시풀 캐스 코드 논리 회로 document_id 1019910000049

출원번호
1019910000049
분류
전기(H섹션)
문맥 (context)
[청구항 1] 소오스대드레인 경로 및 게이트를 각각 가진 제1 및 제2트랜지스터를 구비하는데, 상기 소오스대 드레인 경로 각각의 일단부는 공급 전압의 일단자에 결합되고, 상기 소오스대드레인 경로의 다른 단부는 제1 및 제2출력 노드에 분리 결합되며, 상기 게이트는 상기 제1 및 제2출력노드에 교차 결합되고 그에 대한 논리 입력 값에 따라, 상기 출력 노드의 하나를 상기 공급 전압의 상기 일단자에 결합하고 상기 제1 및 제2출력 노드의 다른 하나를 상기 공급 전압의 다른 단자에 결합하거나 또는 그 역으로 결합하는 스위칭 수단을 가진 결합 논리 회로망을 구비하는 것을 특징으로 하는 논리 회로 [청구항 2] 제1항에 있어서,상기제1 및 제2트랜지수터는 p채널 mos트랜지스터이며 상기 공급전압의 상기 일단자는포지티브인것을특징으로 하는논리 회로. [청구항 3] 제12항에 있어서,상기 논리 회로망은 n채널 mos트랜지스터구성된것을특징으로 하는논리 회로. [청구항 4] 제1항에 있어서,상기제1 및 제2트랜지스터는 n채널 mos트랜지스터이고 상기 공급 전압의 상기 일단자는 네가티브인것을특징으로 하는논리 회로. [청구항 5] 제4항에 있어서,상기 논리 회로망은 p채널 mos트랜지스터구성된것을특징으로 하는논리 회로. [청구항 6] 제1항에 있어서,상기 출력 노드중 하나와 상기 논리 회로망 사이에 직렬로 분리 결합된 소오스대 드레인 경로를 각각 갖는 제3및제4트랜지스터를추가구비하는것을특징으로 하는논리 회로. [청구항 7] 제6항에 있어서,상기제3 및 제4트랜지스터는 상기 제1 및 제2트랜지스터의 것과 대향되는전도성형태있는특징으로 하는논리 회로. [청구항 8] 제7항에 있어서,상기제3 및 제4트랜지스터 각각은 상기 공급 전원의 일 단자에 결합된게이트갖는것을특징으로 하는논리 회로. [청구항 9] 제7항에 있어서,상기제3및 제4트랜지스터 각각은 상기 출력 노드에 대해 동적 래치를 제공하도록 클록전압원 결합된게이트갖는것을특징으로 하는논리 회로. [청구항 10] 제1항에 있어서,상기 출력 노드중 하나와 상기 공급 전압의 상기다른 단자 사이에 직렬로 분리 결합된 소오스대 드레인 경로를 각각 가진 제5 및 제6트랜지스터를 추가로 구비하는데, 상기 제5 및 제6트랜지스터는 상기 출력 노드중 하나에 교차 결합된게이트각각갖는것을특징으로 하는논리 회로. [청구항 11] 제10항에 있어서,상기제5 및 제6트랜지스터는 상기 제1 및 제2트랜지스터의 것과 대향하는전도성형태있는것을특징으로 하는논리 회로. [청구항 12] 소오스대 드레인 경로 및 게이트를 각각 가진 제1 및 제2의 p치녈 mos트랜지스터를 구비하는데, 상기 소오스대 드레인 경로각각의 일단부는 포지티브 공급전압에 결합되고, 상기 소오스대 드레인 경로의 다른 단부는 제1 및 제2출력 노드에 분리 결합되려, 상기 게이트는 상기 제1 및 제2출력 노드에 교차결합되며 그에 대한 논리 입력 값에 따라, 상기 출력 노드의 하나를 상기 포지티브 공급 전압에 결합하고 상기 출력 노드의 다른 하나를 네카티브 공급 전압에 결합하거나 또는 그 역으로 결합하는 n채널 mos트랜지스터를 포함하는 스위칭 회로를 구비 하는 것을 특징으로 하는 논리 회로 [청구항 13] 제12항에 있어서,상기 출력 노드중 하나와 상기 스위치 회로 사이에 직렬로 분리 결합된 소오스대드레인 경로 각각을 가진 제3및 제4의 n 채널 mos트랜지스터를추가구비하는것을특징으로 하는논리 회로. [청구항 14] 제13항에 있어서,상기제3 및 제4트랜지스터 각각은 상기 포지티브 공급 전압에결합딘게이트갖는것을특징으로 하는논리 회로. [청구항 15] 제13항에 있어서,상기제3 및 제4트랜지스터 각각은 상기 출력 노드에 대해 동적 래치를 제공하도록 클록전압에 결합된게이트갖는것을특징으로 하는논리 회로. [청구항 16] 제12항에 있어서,상기 출력 노드중 하나와 상기네가티브 공급 전압 사이에직렬로 분리 결합된 소오스대 드레인 경로 각각을 가지며, 상기 제3 및 제3트랜지스터 각각은 상기 출력 노드의 하나에 교차 결합된게이트갖는것을특징으로 하는논리 회로. [청구항 17] 제12항에 있어서,상기 스위칭회로는, 순서에 따라 직렬 회로에 결합된 소오스대 드레인 경로를 가진 제3, 제4, 제5 및 제6의 채널 트랜지스터와; 상기 제3및 제4트랜지스터의 결합부를 상기 포지티브 공급 전압에 결합하는 수단과; 상기 제5 및 제6트랜지스터의 결합부를 네가티브 공급 전압에 결합하는 수단과; 상기 제3및 제6트랜지스터의 결합부를 상기 제1출력 노드에 결합하는 수단과; 상기 제4및 제5트랜지스터의 결합부를 상기 제2출력 노드에 결합하는 수단을 구비하며, 상기 논리 입력은 상기 제3 및 제5트랜지스터의 게이트에 결합되며, 상기 논리입력의 상보 입력은 상기 제4및제6트랜지스터의게이트결합된것을특징으로 하는논리 회로. [청구항 18] 제17항에 있어서,상기제3, 제4, 제5 및 제6트랜지스터의 복수조를 추가로 구비하는데, 상기 각조는 다른 논리 입력, 즉 그것에 결합된상기논리입력의상보입력갖는것을특징으로 하는논리 회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
제12항의 논리 회로에서 스위칭 회로를 구성하는 제3, 제4, 제5 및 제6 채널 트랜지스터의 게이트에 각각 결합되는 입력 신호는 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    제12항의 논리 회로 내 스위칭 회로를 구성하는 제3, 제4, 제5, 제6 채널 트랜지스터의 게이트에 결합되는 입력 신호를 찾는 것이다.

  2. 2정보 추출information_extraction

    제17항은 제12항을 인용하며 스위칭 회로의 구성 요소인 제3, 제4, 제5, 제6 채널 트랜지스터와 각 게이트에 결합되는 신호를 명시한다.

    • 상기 스위칭회로는, 순서에 따라 직렬 회로에 결합된 소오스대 드레인 경로를 가진 제3, 제4, 제5 및 제6의 채널 트랜지스터와
    • 상기 논리 입력은 상기 제3 및 제5트랜지스터의 게이트에 결합되며, 상기 논리입력의 상보 입력은 상기 제4및제6트랜지스터의게이트결합된것을특징으로 하는논리 회로.
  3. 3근거 선택evidence_selection

    제17항의 후반부에서 각 트랜지스터의 게이트에 결합되는 신호에 대한 직접적인 근거를 추출한다.

    • 상기 논리 입력은 상기 제3 및 제5트랜지스터의 게이트에 결합되며, 상기 논리입력의 상보 입력은 상기 제4및제6트랜지스터의게이트결합된것을특징으로 하는논리 회로.
  4. 4논리 통합logical_integration

    제3 및 제5 트랜지스터의 게이트에는 '논리 입력'이 결합되고, 제4 및 제6 트랜지스터의 게이트에는 '논리 입력의 상보 입력'이 결합됨을 확인한다.

    • 상기 논리 입력은 상기 제3 및 제5트랜지스터의 게이트에 결합되며, 상기 논리입력의 상보 입력은 상기 제4및제6트랜지스터의게이트결합된것을특징으로 하는논리 회로.
  5. 5결론 도출conclusion_formulation

    질문에서 요구하는 각 트랜지스터별 입력 신호를 정리하여 결론을 도출한다.

  6. 6답변 생성answer_generation

    추출된 정보를 바탕으로 최종 답변을 작성한다.

최종 답변 (final_answer)
제3 및 제5 트랜지스터의 게이트에는 논리 입력이 결합되고, 제4 및 제6 트랜지스터의 게이트에는 논리 입력의 상보 입력이 결합된다.
핵심 해석 (core_interpretation)
스위칭 회로를 구성하는 채널 트랜지스터들의 게이트에 논리 입력과 그 상보 입력을 교차 결합함으로써 논리 동작을 수행하는 구조를 나타낸다.