문맥 (context)
[청구항 2]
제1항에 있어서,배선이 상기 제1 및 제2워드선과 동일 도전층으로 형성됨과 동시에 상기 제1 및 제2도전막의 상부를 상기 제1방향으로 연장해서 마련되고, 상기 배선은 상기 제1 및 제2구동용misfet의 소스영역에 전기적접속되는반도체집적회로장치.
[청구항 3]
제2항에 있어서,상기제1 및 제2구동용misfet의 게이트전극은 규소막으로 구성되고, 상기 배선, 상기 제1 및 제2워드선은 규소막과 고융점금속규화막의 적층막형성되는반도체집적회로장치.
[청구항 4]
제2항에 있어서,상기 제1워드선은 상기 제1전송용misfet의 게이트전극과 일체로 형성되고, 상기 제2워드선은 상기 제2전송용misfet의 게이트전극과 일체형성되는반도체집적회로장치.
[청구항 5]
제2항에 있어서,제1절연막이 상기 제1, 제2구동용misfet상, 상기 제1, 제2전송용misfet상, 상기 제1, 제2워드선상 및 상기 배선상에 형성되고, 상기 제1 및 제2부하소자는 상기 제1절연막상형성되는반도체집적회로장치.
[청구항 6]
제1항에 있어서,상기 제1활성영역에 상기 제1전송용misfet가 구성되고, 상기 제2활성영역에 상기 제2전송용 misfet가 구성되고, 상기 제1워드선은 상기 제1전송용misfet의 게이트전극과 일체로 형성되고, 상기 제2워드선은 상기 제2전송용misfet의 게이트전극과 일체로 형성되고, 상기 제1및 제2전송용misfet는 각각 게이트 길이방향이 상기 제2방향과 일치하도록 배치되고, 상기 제1전송용misfet의 소스 또는 드레인영역의 한쪽은 상기 반도체기판내에 있어서 상기 제1구동용misfet의 드레인영역과 일체로 형성되고, 상기 제2전송용misfet의 소스 또는 드레인영역의 한쪽은 상기 반도체기판내에 있어서 상기 제2구동용misfet의 드레인영역과 일체로 형성되고, 상기 제1도전막의 한쪽 끝부는 상기 제2구동용misfet의 드레인영역상에 연장해서 마련되고, 상기 제2도전막의 한쪽끝부는 상기 제1구동용misfet의 드레인영역상에 연장해서 마련되고, 제1절연막이 상기 제1, 제2구동용misfet상, 상기 제1, 제2전송용misfet상 및 상기 제1, 제2워드선상에 형성되고, 상기 제1 및 제2부하소자는 상기 제1절연막상에 형성되고, 상기 제1부하소자는 제1부하용misfet로 구성되고, 상기 제2부하소자는 제2부하용misfet로 구성되고, 상기 제1부하용misfet의 소스영역, 채널영역, 드레인영역은 제1규소막내에 형성되고, 상기 제2부하용misfet의 소스영역, 채널영역, 드레인영역은 제2규소막내에 형성되고, 상기 제1부하용misfet의 게이트전극과 상기 제1구동용misfet의 게이트전극 및 상기 제2구동용misfet의 드레인영역이 서로 전기적으로 접속되고, 상기 제2부하용misfet의 게이트전극과 상기 제2구동용misfet의 게이트전극 및 상기 제1구동용misfet의 드레인영역이 서로 전기적으로 접속되고, 상기 제1 및 제2구동용misfet와 상기 제1 및 제2전송용misfet는 p채널 misfet이고, 상기 제1 및 제2부하용misfet는 p채널인반도체집적회로장치.
[청구항 7]
제6항에 있어서,상기 제1부하용misfet의 채널영역은 게이트절연막을 거쳐서 상기 제1부하용misfet의 게이트전극상에 형성되고, 상기 제2부하용misfet의 채널영역은 게이트절연막을 거쳐서 상기 제2부하용misfet의 게이트전극상형성되는반도체집적회로장치.
[청구항 8]
제6항에 있어서,배선이 상기 제1 및 제2워드선과 동일 도전층으로 형성됨과 동시에 상기 제1 및 제2도전막의 상부를 상기 제1방향으로 연장해서 마련되고, 상기 배선은 상기 제1 및 제2구동용misfet의 소스영역에 전기적으로 접속되고, 상기 제1절연막은 상기 배선상형성되는반도체집적회로장치.
[청구항 10]
제9항에 있어서,상기 제1워드선은 상기 제1전송용misfet의 게이트전극과 일체로 형성되고, 상기 제2워드선은 상기 제2전송용misfet의 게이트전극과 일체형성되는반도체집적회로장치.
[청구항 11]
제9항에 있어서,상기제1 및 제2구동용misfet의 게이트전극은 규소막으로 구성되고, 상기 배선, 상기 제1 및 제2워드선은 규소막과 고융점금속규화막의 적층막형성되는반도체집적회로장치.
[청구항 13]
제12항에 있어서,상기 제1워드선은 상기 제1전송용misfet의 게이트전극과 일체로 형성되고, 상기 제2워드선은 상기 제2전송용misfet의 게이트전극과 일체형성되는반도체집적회로장치.
[청구항 14]
제12항에 있어서,상기제1 및 제2구동용misfet의 게이트전극은 규소막으로 구성되고, 상기 배선, 상기 제1 및 제2워드선은 규소막과 고융점금속규화막의 적층막형성되는반도체집적회로장치.
[청구항 16]
제1항에 있어서,상기 제1워드선은 상기 제1전송용misfet의 게이트전극과 일체로 형성되고, 상기 제2워드선은 상기 제2전송용misfet의 게이트전극과 일체형성되는반도체집적회로장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
반도체집적회로장치에서 제1부하용misfet의 게이트전극, 제1구동용misfet의 게이트전극, 그리고 제2구동용misfet의 드레인영역은 서로 어떻게 연결되어 있는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation제1부하용misfet의 게이트전극, 제1구동용misfet의 게이트전극, 제2구동용misfet의 드레인영역 간의 전기적 연결 관계를 파악해야 한다.
-
2정보 추출
information_extraction청구항 6에서 제1부하용misfet의 게이트전극, 제1구동용misfet의 게이트전극, 제2구동용misfet의 드레인영역에 관한 기술 내용을 추출한다.
- 상기 제1부하용misfet의 게이트전극과 상기 제1구동용misfet의 게이트전극 및 상기 제2구동용misfet의 드레인영역이 서로 전기적으로 접속되고
-
3근거 선택
evidence_selection질문에서 요구하는 세 구성 요소가 서로 전기적으로 접속되어 있다는 직접적인 문구를 선택한다.
- 상기 제1부하용misfet의 게이트전극과 상기 제1구동용misfet의 게이트전극 및 상기 제2구동용misfet의 드레인영역이 서로 전기적으로 접속되고
-
4논리 통합
logical_integration추출된 근거를 바탕으로 세 구성 요소가 하나의 전기적 연결 경로를 형성하고 있음을 확인한다.
- 상기 제1부하용misfet의 게이트전극과 상기 제1구동용misfet의 게이트전극 및 상기 제2구동용misfet의 드레인영역이 서로 전기적으로 접속되고
-
5결론 도출
conclusion_formulation세 구성 요소는 서로 전기적으로 접속되어 있다는 결론을 도출한다.
- 상기 제1부하용misfet의 게이트전극과 상기 제1구동용misfet의 게이트전극 및 상기 제2구동용misfet의 드레인영역이 서로 전기적으로 접속되고
-
6답변 생성
answer_generation질문에 대해 '서로 전기적으로 접속되어 있다'라고 답변을 생성한다.
- 상기 제1부하용misfet의 게이트전극과 상기 제1구동용misfet의 게이트전극 및 상기 제2구동용misfet의 드레인영역이 서로 전기적으로 접속되고
최종 답변 (final_answer)
서로 전기적으로 접속되어 있다.
핵심 해석 (core_interpretation)
제1부하용misfet의 게이트전극, 제1구동용misfet의 게이트전극, 그리고 제2구동용misfet의 드레인영역을 전기적으로 연결하여 회로의 동작을 제어하는 구조를 나타낸다.