논리레벨 변환용 버퍼회로 document_id 1019910004135

[청구항 1] 입력 논리신호와 내부 참조신호의 논리레벨의 비교에 기초하여 그 논리레베을 판별하기 위한 입력 논리신호 및 내부 참조신(v ref )가 공급되고, 비교의 결과에 따라 출력 논리신호로 발생하는 드레시홀드 회로(51) 내부 참조신호를 발생키위해 외부 참조전압(v ref )이 공급되는 참조회로(52) 제 1 전력전압을 받기위한 제 1 전력공급단자(53) 및 제 1 전력전압보다 낮은 제 2 전력전압을 받기위한 제 2 전력공급단자(54)로 구성되어 있으며, 입력신호의 논리레벨에 상응시켜 출력 논리신호를 발생시키기 위해 제 1 논리레벨이라 또는 상이한 제 2 논리레벨을 가진 입력 논리신호가 공급되는 반도체 인더페이스 회로에 있어서 상기 드레시홀드 회로는, 제 1 전력 공급단자에 연결된 제 1 단부와 제 2 단부를 가진 제 1 로드수단(55), 제 1로드 수단의 제 2단부에 연결된 드레인, 내부 참조신호를 받기위해 참조회로에 연결된 게이트 및 소스를 갖고 있는 제 1 인핸스먼트모드 전계 효과 트랜지스터(56), 제 1 인핸스먼트모드 전계 효과 트랜지스터의 소스에 연결된 제 1 단부와 제 2 전력공급 단자에 연결된 제 2 단부를 가진 제 2 로드수단(57), 및 입력 논리신호가 공급되는 게이트, 제 1 전력공급 단자에 연결된 드레인 및 제 2 전력공급단자에 연결된 소스를 가진 제 1 전계 효과 트랜지스터(58)로 구성되어 있으며, 상기 드레시홀드 회로는 인핸스먼트모드 전계효과 트랜지스터의 드레인에서 출력 논리신호(out)를 발생하며 상기 참조회로는, 제 1의 전력 공급단자에 연결된 제 1 단부와 제 2 단부를 갖고 있는 게 3로드수단(55a), 제 3로드 수단의 제 2 단부에 연결된 드레인, 제 2인핸스먼트모드 전계효과 트랜지스터의 드레인에 또한 제 1 인핸스먼트모드 전게효과 트랜지스터의 게이트에 연결된 게이트 및 소스를 갖고 있고, 그의 트레인에서 내부 참조신호를 발생하는 제 2 인핸스먼트모드 전계효과 트랜지터모드 전계효과 트랜지스터(56a), 제 2 인핸스먼트모드 전계효과 트랜지터의 소스에 연결된 제 1 단부 및 제 2 전력공급 단자에 연결된 제 2 단부를 갖고 잇는 제 4 로드수단(57a), 및 외부참조 전압이 공급되는 게이트, 제 1 전력공급 단자에 연결된 드레인 및 제 2 전력공급단자에 연결된 소스를 갖고 있는 제 2 전계효과 트랜지스터(58a)로 구성되어 있는 것을 특징으로 하는 반도체 인터페이스 회로 [청구항 2] 제 1항에 있어서,상기 제 1 인핸스먼트모드 전계효과 트랜지터(56)는 제 2 인핸스먼트모드 전계효과 트랜지터(56a)와 실질적으로 동일한 특성을 갖고 있으며, 상기 제 1 전계효과 트랜지스터(58)는 제 2 전계효과 트랜지스터(58a)와 실질적으로 동일한특성있는것을특징으로 하는반도체회로. [청구항 3] 제 1항에 있어서,상기 참조회로(52)와 상기 드레시홀드 회로(51)는, 제 2 인핸스먼트모드 전계효과 트랜지스터의 드레인과 게이트가 서로 연결되는 것을 제외하고는 상기 참조회로가 드레시홀드 회로의 경면상을 형성하도록 실질적 대칭관계로 같은반도체 칩위형성되는것을특징으로 하는반도체회로. [청구항 4] 제 3항에 있어서,상기 제 1 인핸스먼트모드 전계효과 트랜지터(56)는 참조회로의 제 2 인핸스먼트모드 전계효과 트랜지터(56a)와 같은 게이트 길이 및 게이트 폭을 가지며, 상기 전계효과 트랜지스터(58)는 제 2 전계효과 트랜지스터(58a)와 간츤 게이트길이및게이트폭갖는것을특징으로 하는반도체회로. [청구항 5] 제 1항에 있어서,상기 제 1 로드수단(55)은, 제 1전력공급 단자(53)에 연결된 제 1로드수단의 제 1단부에 해당되는 드레인과, 제 1 인핸스먼트모드 전계효과 트랜지터(56)의 드레인에 연결된 제 2의 반대단에 해당하는 소스를 가진 제 1 디플리션모드 전계효과 트랜지스터(61)로 되어 있으며, 상기 제 1 디플리션모드 전계효과 트랜지스터는 그 소스에 연결된 게이트를 갖고 있어 일정 전류원을 형성하며, 상기 제 2로드수단(57)은, 제 1 인핸스먼트모드 전계효과 트랜지터의 소스에 연결된 제 2 로스수단의 제 1 단부에 해당하는 드레인과, 제 2전력공급단자(54)에 연결된 제 2 반대단에 해당하는 소스를 갖고 있는 제 2 디플리션모드 전계효과 트랜지스터(63)로 되어 있으며, 상기 제 2 디플리션모드 전계효과 트랜지스터는 그 소스에 연결된 게이트를 갖고 있어 일정 전류원을 형성하며, 상기 제 3로드수단은 제 1 전력공급 단자에 연결된 제 3로드수단의 제 1 단부에 해당하는 드레인과, 제2인핸스먼트모드 전계효과 트랜지터의 드레인에 연결된 제 2의 반대 단에 해당하는 소스를 갖고 있는 제 3 디플리션모드 전계효과 트랜지스터(71)로 되어 있으며, 상기 제 3 디플리션모드 전계효과 트랜지스터는 그 소스에 연결된 게이트르 갖고 있어 일정 전류원을 형성하여, 상기 제 4로드 수단을 제 2 인핸스먼트모드 전계효과 트랜지터의 소스에 연결된 제 4로드 수단의 제 1단부에 해당하는 드레인과, 제 2전력공급 단자에 연결된 제 4로드 수단의 제 2의 반대단의 해당하는 소스를 가진 제 4 디플리션모드 전계효과 트랜지스터(73)로 되어 있으며, 상기 제 4 디플리션모드 전계효과 트랜지스터는 그의 게이트가 소스에 연결되어 있어일정전류원형성하는것을특징으로 하는반도회로. [청구항 6] 제 5항에 있어서,상기 제 1 로드수단(55)은, 제 1전력공급 단자(53)에 연결된 제 1로드수단의 제 1단부에 해당되는 드레인과, 제 1 인핸스먼트모드 전계효과 트랜지터(56)의 드레인에 연결된다. 제 2의 반대단에 해당하는 소스를 가진 제 1 디플리션모드 전계효과 트랜지스터(61)로 되어 있으며, 상기 제 1 디플리션모드 전계효과 트랜지스터는 입력 논리신호를 받기 위해 제 1 전계효과 트랜지스터(58)의 게이트에 공통 연결된 게이트를 갖고 있으며, 상기 제 2 로드수단(57)은, 제 1 인핸스먼트모드 전계효과 트랜지터의 소스에 연결된 제 2 로스수단의 제1단부에 해당하는 드레인과, 제 2전력공급단자(54)에 연결된 제 2 반대단에 해당하는 소스를 갖고 있는 제 2 디플리션모드 전계효과 트랜지스터(63)로 되어 있으며, 상기 제 2 디플리션모드 전계효과 트랜지스터는 그 소스에 연결된 게이트를 갖고 있어 일정 전류원을 형성하며, 상기 제 3로드수단(55a)은 제 1전력공급 단자에 연결된 제 3로드수단의 제 1단부에 해당하는 드레인과, 제 2 인핸스먼트모드 전계효과 트랜지터의 프레인에 연결된 제 2의 반대 단에 해당하는 소스를 갖고 있는 제 3 디플리션모드 전계효과 트랜지스터(71)로 되어 있으며, 상기 제 3 디플리션모드 전계효과 트랜지스터는 참조전압을 받기위해 제 2 전계효과 트랜지스터의 게이트에 공통 연결된 게이트를 갖고 있으며, 상기 제 4로드 수단은 제 2 인핸스먼트모드 전계효과 트랜지터의 소스에 연결된 제 4로드 수단의 제 1단부에 해당하는 드레인과, 제 2전력공급 단자에 연결된 제 4로드 수단의 제 2의 반대단의 해당하는 소스를 가진 제 4 디플리션모드 전계효과 트랜지스터(73)로 되어 있으며, 상기 제 4 디플리션모드 전계효과 트랜지스터는 2의 게이트가 소스에 연결되어 있어일정전류원형성하는것을특징으로 하는반도체회로.