칩다이용강유전성커패시터테스트구조 document_id 1019910005991

[청구항 6] 제 5항에 있어서,다음 관계식을 유지하는 커패시터를 지니는 회로다이를 제조하는 단계를 더 포함하는 방법; 식중 cts는 강유전성 커패시터 테스트 구조의 커패시턴스, ctray는 커패시터 테스트 구조에 관련된 표유 커패시턴스, ccell은 상기 하나의 셀관련된강유전성 커패시터의 커패시턴스, cbl은 비트라인의 기생 커패시턴스, [청구항 19] 회로 다이에 있어서 상기 다이의 반도체 재료에 형성된 기능회로 상기 기능회로에 전기 액세스를 제공하도록 기능회로에 접속된 복수개의 본드 패드 기능회로를 제조하는데 사용된 동일 공정 단계로 처리되도록 상기 다이상에 형성된 강유전성 구성요소를 지니는 테스트 구조로써, 아날로그 테스트가 상기 본드 패드중 하나의 패드를 통해 구조 상부에서 실행될 수 있도록 접속되는 테스트 구조를 포함하는 회로 다이 [청구항 20] 제19항에 있어서,상기 기능회로가 강유전성 구성요소포함하는회로 다이. [청구항 21] 제19항에 있어서,상기 테스트 구조가 강유전성 커패시터포함하는회로 다이. [청구항 22] 제19항에 있어서,상기 강유전성 구성요소가 한쌍의 상기 본드 패드직접 접속되는회로 다이. [청구항 23] 제19항에 있어서,상기 강유전성 구성요소가 사용된 본드 패드 및 다른 기능회로에 배당된 본드 패드접속되는회로 다이. [청구항 24] 제19항에 있어서,상기 강유전성 구성요소가 트랜지스터에 의해 상기 본드 패드중 하나의 패드스위칭 되는회로 다이. [청구항 25] 제19항에 있어서,반도체 웨이퍼 상에 형성된 상기 회로다이와 실제로 동일한 복수개의 회로 다이더 포함하는회로 다이. [청구항 26] 제19항에 있어서,복수개의 테스트구조및, 상기 테스트 구조를 제각기 독립적으로 액세스시키는 액세스회로더 포함하는회로 다이. [청구항 39] 제38항에 있어서,출력부로써 상기 비트라인에 접속시키는 수단더 포함하는테스트 어레이. [청구항 40] 제38항에 있어서,상기 비트라인 입력부가 p-채널 트랜지스터 및 n-채널 트랜지스터포함하는테스트 어레이. [청구항 41] 제38항에 있어서,구동 라인 신호를 지닌 각기의 상기 테스트 구조를 동시에 구동시키는 구동라인더 포함하는테스트 어레이. [청구항 42] 제38항에 있어서,상기 비트라인에 접속된 커패시터더 포함하는어레이.