가공데이터 · 특허 지식베이스

고속 TTL 버퍼 회로를 구비하는 라인 구동기 document_id 1019910010081

출원번호
1019910010081
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제1항에 있어서,상기 입력에 인가되는 데이타 신호가 저전위 레벨로 부터 고전위 레벨로 변환함에 따라 입력 잡음 마진을 증가시키기 위해 상기 입력 한계 전압 레벨을 낮추며 상기 입력에 인가되는 데이타 신호가 고전위 레벨로 부터 저전위 레벨로 변환함에 따라 높은 입력 한계 전압 레벨을 회복시키도록 상기 제1클램프 회로 수단에 연결된 한계 한계 히스테리시스 회로 수단을 부가적으로 포함하고, 상기 한계 히스테리시스 회로 수단은 바이패스 트랜지스터 요소 및 바이패스 제어 회로를 포함하며, 상기 바이패스 트랜지스터 요소는 이 바이패스 트랜지스터 요소가 도통되는 경우 상기 제1클램프 회로수단중 적어도 하나의 전압 강하 구성부품을 바이패스하도록 상기 제1클램프 회로 수단에 연결되고, 상기 바이패스 제어회로는 상기 입력에 인가되는 데이타 신호가 저전위 레벨로 부터 고전위 레벨로 변화함에 따라 상기 위상 반전기인 트랜지스터 요소가 도통되지 않는 경우 상기 바이패스 트랜지스터 요소를 턴온시키도록 상기 바이패스 트랜지스터 요소에 베이스 노드 및 상기 위상 반전기인 트랜지스터 요소의 콜렉터 노드사이에 동작상연결되는ttl 비반전 버퍼회로. [청구항 3] 제2항에 있어서,상기 바이패스 제어회로는 상기 바이패스 트랜지스터 요소의 빠른 턴온을 위해 상기 바이패스 트랜지스터 요소의 베이스 노드 및 저전위 전력 레일 사이에 연결된 바이패스 턴오프 트랜지스터 요소를 부가적으로 포함하며, 사이 바이패스 턴오프 트랜지스터 요소는 상기 입력에 인가되는 데이타 신호가 고전위 레벨로부터 저전위 레벨로 변화함에 따라 상기 위상 반전기인 트랜지스터가 도통되는 경우 상기 바이패스 트랜지스터 요소의 빠른 턴오프를 위해 상기 위상 반전기인 트랜지스터 요소의 에미터 노드에 동작상 연결된 베이스 노드지니는ttl 비반전 버퍼회로. [청구항 4] 제1항에 있어서,상기 전압 강하 구성부품을 바이어스하고 상기 전압 강하 구성부품을 통해 전류 밀도 레벨을 유지하여 상기 전압 강하 구성부품 양단에 걸린 전압 강하의 온도 의존관계를 감소시키도록 상기 제1클램프 회로 수단의 전압 강하 구성부품에 연결된 전류원 바이어스 회로를 부가적포함하는ttl 비반전 버퍼회로. [청구항 5] 제1항에 있어서,상기 제2클램프 회로 수단은 선택된 저항값을 지니는 레지스터 전압 강하 구성부품 및 다이오드 전압 강하 구성부품을 구비하는 프로그램 가능한 클램프 회로를 포함하며, 상기 레지스터 전압 강하 구성부품을 통해 흐르는 전류를 세트시키도록 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드에 연결된 제어용 전류원을 부가적포함하는ttl 비반전 버퍼회로. [청구항 6] 제5항에 있어서,상기 제어용 전류원은 무전류에 대해 스위칭하여 일정한 전류를 발생시키는 전류 미러 회로포함하는ttl 비반전 버퍼회로. [청구항 7] 제5항에 있어서,상기 제2클램프 회로는 vbe 승산회로포함하는ttl 비반전 버퍼회로. [청구항 9] 제8항에 있어서,상기 입력에 인가되는 데이타 신호가 고전위 레벨로 부터 저전위 레벨로 변환함에 따라 상기 위상 반전기인 트랜지스터 요소의 과도한 베이스 구동 전류를 증진시키도록 상기 베이스 구동 제한용 레지스터와 병렬로 연결된 베이스 구동 다이오드 요소를 부가적포함하는ttl 비반전 버퍼회로. [청구항 10] 제9항에 있어서,상기 전압 강하 구성부품을 바이어스하고 상기 전압 강하 구성부품을 통해 전류밀도 레벨을 유지하여 상기 전압 강하 구성부품 양단에 걸린 전압 강하의 온도 의존관계를 감소시키도록 상기 제1클램프 회로수단에 연결된 전류원 바이어스 회로를 부가적포함하는ttl 비반전 버퍼회로. [청구항 11] 제8항에 있어서,상기 입력에 인가되는 데이타 신호가 저전위 레벨로 부터 고전위 레벨로 변환함에 따라 입력 잡음 마진을 증가시키기 위해 입력 한계 전압 레벨을 낮추고 상기 입력에 인가되는 데이타 신호가 고전위 레벨로 부터 저전위 레벨로 변환함에 따라 보다 높은 입력 한계 전압레벨을 회복시키도록 상기 제1클램프 회로수단에 연결된 한계 히스테리시스 회로 수단을 부가적포함하는ttl 비반전 버퍼회로. [청구항 13] 제12항에 있어서,상기 제1클램프 회로 수단은 상기 입력 트랜지스터 회로의 에미터 노드 및 저전위 전력레일 사이에 연결되며, 상기 입력 트랜지스터 회로를 통해 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드연결되는ttl 버퍼회로. [청구항 14] 제12항에 있어서,상기 제1클램프 회로 수단은 상기 입력 트랜지스터 회로의 에미터 노드 및 상기 저전위 전력 레일 사이에 연결된 제1 및 제2다이오드 요소포함하는ttl 버퍼회로. [청구항 15] 제14항에 있어서,상기 다이오드 요소를 바이어스하고 상기 다이오드 요소를 통해 전류 밀도 레벨을 유지하여 상기 다이오드 요소 양단에 걸린 전압 강하의 온도 의존관계를 감소시키도록 상기 제1클램프 회로 수단에 연결된 전류원 바이어스 회로를 부가적포함하는ttl 버퍼회로. [청구항 16] 제14항에 있어서,상기 제1클램프회로 수단의 제1 및 제2다이오드 요소는 상기 제1클램프 회로수단의 합성 온도계수를 감소시키도록 bcs형 트랜지스터 요소 다이오드 및 쇼트키 타이오드각각 포함하는ttl 버퍼회로. [청구항 17] 제14항에 있어서,상기 입력에 인가되는 데이타 신호가 제1전위 레벨로 변화함에 따라 입력 잡음 마진을 증가 시키기 위해 입력 한계 전압 레벨을 낮추고 상기 입력에 인가되는 데이타 신호가 제2전위 레벨로 변환함에 따라 보다 높은 입력 한계 전압 레벨을 회복시키도록 상기 제1클램프 회로 수단을 연결된 한계 히스테리시스 회로수단을 부가적포함하는ttl 버퍼회로. [청구항 18] 제17항에 있어서,상기 한계 히스테리시스 회로 수단은 바이패스 트랜지스터 요소 및 바이패스 제어회로를 포함하며, 상기 바이패스 트랜지스터 요소는 이 바이패스 트랜지스터 요소가 도통되는 경우 상기 제1클램프 회로 수단 중 적어도 하나의 다이오드 요소를 바이패스 하도록 상기 제1클램프 회로 수단 및 상기 저전위 전력 레일 사이에 동작상 연결되고, 상기 바이패스 제어회로는 상기 위상 반전기인 트랜지스터 요소가 도통되지 않는 경우 상기 바이패스 트랜지스터 요소를 턴온시키고 상기 제1클램프 회로 수단의 다이오드 요소를 바이패스 하도록 상기 바이패스 트랜지스터 요소의 베이스 및 상기 위상 반전기인 트랜지스터 요소의 콜렉터 노드 사이연결되는ttl 버퍼회로. [청구항 19] 제18항에 있어서,상기 바이패스 제어 회로는 상기 위상 반전기인 트랜지스터 요소의 콜렉터 노드에 연결된 베이스 노드 및 바이패스 제어 레지스터를 통해 상기 바이패스 트랜지스터 요소의 베이스 노드에 연결된 에미터 노드를 지니는 바이패스 제어 에미터 폴로워 트랜지스터 요소포함하는ttl 버퍼회로. [청구항 20] 제19항에 있어서,상기 바이패스 제어회로는 상기 입력에 인가되는 데이타 신호가 제1전위레벨로 변환하는 동안 베이스 구동전류를 과도하게 증가시켜서 상기 바이패스 트랜지스터 요소를 턴온시키도록 상기 바이패스 제어용 레지스터와 병렬로 연결된 바이패스 제어용 다이오드 요소를 부가적으로 포함하며, 상기 위상 반전기인 트랜지스터 요소가 콜렉터 레지스터를 거쳐 고전위 전력 레일에 연결되고, 상기 위상 반전기인 트랜지스터 요소의 콜레터 레지스터 및 상기 바이패스 제어용 레지스터는 상기 바이패스 트랜지스터 요소를 제어하기 위해 저항 분할기형성하는ttl 버퍼회로. [청구항 21] 제19항에 있어서,상기 바이패스 제어회로는 상기 바이패스 트랜지스터 요소의 빠른 턴오프를 위해 상기 바이패스 트랜지스터 요소의 베이스 노드 및 상기 저전위 전력 레일 사이에 연결된 바이패스 턴오프 트랜지스터 요소를 부가적으로 포함하며, 상기 바이패스 턴오프 트랜지스터 요소는 상기 입력에 인가되는 데이타 신호가 선택된 전위 레벨로 변환함에 따라 상기 위상 반전기인 트랜지스터 요소가 도통되는 경우 상기 바이패스 트랜지스터 요소의 빠른 턴오프를 위해 상기 위상 반전기인 트랜지스터 요소의 에미터 노드에 동작상 연결된 베이스 노드지니는ttl 버퍼회로. [청구항 22] 제12항에 있어서,상기 제2클램프 회로 수단은 상기 위상 반전기인 트랜지스터 요소의 베이스 구동 전류를 상기 에미터 폴로워 트랜지스터 요소로 부터 제한하도록 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드 및 상기 위상 반전기인 트랜지스터 요소의 콜렉터 노드 사이의 연결되어 상기 에미터 폴로워 트랜지스터 요소 및 상기 위상 반전기인 트랜지스터 요소 사이에 전압 피스백 회로를 제공하는 제2클램프 회로 경로한전하는ttl 버퍼회로. [청구항 23] 제22항에 있어서,상기 제2클램프 회로 수단은 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드 및 상기 위상 반전기인 트랜지스터 요소의 콜렉터 노드 사이에 직렬로 연결된 제1 및 제2다이오드 요소포함하는ttl 버퍼회로. [청구항 24] 제23항에 있어서,상기 제2클램프 회로 수단의 제1 및 제2다이오드 요소는 제1 및 제2쇼트키 다이오드각각 포함하는ttl 버퍼회로. [청구항 25] 제23항에 있어서,상기 제2클램프 회로 수단의 제1 및 제2다이오드 요소는 쇼트키 다이오드 및 pn 접합다이오드각각 포함하는ttl 버퍼회로. [청구항 26] 제22항에 있어서,상기 제2클램프 회로 수단은 선택된 저항 값을 지니는 레지스터 전압 강하 구성 부품 및 다이오드 전압 강하 구성부품을 구비하는 프로그램 가능한 클램프 회로를 포함하며, 상기 레지스터 전압 강하 구성부품을 통한 전류를 세트하기 위해 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드에 연결된 제어용 전류원을 부가적포함하는ttl 비반전 버퍼회로. [청구항 27] 제26항에 있어서,상기 제어용 전류원은 무 전류에 대해 스위칭하여 일정한 전류를 만들어 내는 전류 미러회로포함하는ttl 비반전 버퍼회로. [청구항 28] 제26항에 있어서,상기 제2클램프 회로는 vbe 승산회로포함하는ttl 버퍼회로. [청구항 29] 제12항에 있어서,상기 제2클램프 회로 수단은 상기 에미터폴로워 트랜지스터 요소가 상대적으로 도통되는 경우 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드를 고전위 레벨로 클램프시키도록 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드 및 상기 저전위 전력 레일 사이에 제2클램프 회로 경로를 한정하며, 상기 에미터 폴로워 트랜지스터 요소의 에미터 노드 및 상기 위상 반전기인 트랜지스터 요소의 베이스 노드 사이에 연결된 베이스 구동 제한용 레지스터를 부가적포함하는ttl 버퍼회로. [청구항 30] 제29항에 있어서,상기 제2클램프 회로 수단은 상기 에미터 폴로워 트랜지스터 요소, 위상 반전기인 트랜지스터 요소, 및 풀다운 트랜지스터 요소 각각의 베이스-에미터 노드 양단에 걸린 전압 강하의 합보다 약간 더 큰 고전위 레벨의 클램프 전압을 상기 에미터 폴로워 트랜지스터 요소의 베이스 노드에 설정하는 복수개의 직렬 연결된 전압 강하 구성부품포함하는ttl 버퍼회로. [청구항 31] 제29항에 있어서,상기 입력에 인가되는 데이타 신호가 제2전위 레벨로 변환하는 동안 과도한 베이스 구동을 증강시켜 상기 위상 반전기인 트랜지스터 요소를 턴온시키도록 상기 위상 반전기인 트랜지스터 요소의 베이스 노드에 있는 베이스 구동 제한용 레지스터와 병렬로 연결된 베이스 구동 다이오드 요소를 부가적포함하는ttl 버퍼회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
한계 히스테리시스 회로 수단이 포함된 TTL 비반전 버퍼회로에서, 입력 잡음 마진을 증가시키기 위해 입력 한계 전압 레벨을 낮추는 동작은 데이타 신호가 어떤 상태로 변환될 때 발생하는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    질문은 TTL 비반전 버퍼회로에서 입력 잡음 마진을 높이기 위해 입력 한계 전압 레벨을 낮추는 동작이 발생하는 데이타 신호의 상태 변화를 묻는 것이다.

  2. 2정보 추출information_extraction

    청구항 2와 청구항 11에서 입력 잡음 마진 증가를 위해 입력 한계 전압 레벨을 낮추는 조건에 관한 문구를 추출한다.

    • 상기 입력에 인가되는 데이타 신호가 저전위 레벨로 부터 고전위 레벨로 변환함에 따라 입력 잡음 마진을 증가시키기 위해 상기 입력 한계 전압 레벨을 낮추며
  3. 3근거 선택evidence_selection

    입력 한계 전압 레벨을 낮추는 동작과 직접적으로 연결된 신호 상태 변화 구절을 선택한다.

    • 상기 입력에 인가되는 데이타 신호가 저전위 레벨로 부터 고전위 레벨로 변환함에 따라
  4. 4논리 통합logical_integration

    청구항의 문맥을 분석하면, 데이타 신호가 '저전위 레벨로부터 고전위 레벨로 변환'될 때 입력 잡음 마진을 증가시키기 위해 입력 한계 전압 레벨을 낮춘다는 인과 관계가 성립한다.

    • 상기 입력에 인가되는 데이타 신호가 저전위 레벨로 부터 고전위 레벨로 변환함에 따라 입력 잡음 마진을 증가시키기 위해 상기 입력 한계 전압 레벨을 낮추며
  5. 5결론 도출conclusion_formulation

    질문에 대한 답으로 데이타 신호가 저전위 레벨로부터 고전위 레벨로 변환될 때 해당 동작이 발생함을 도출한다.

  6. 6답변 생성answer_generation

    추출된 문구를 바탕으로 최종 답변을 작성한다.

최종 답변 (final_answer)
저전위 레벨로 부터 고전위 레벨로 변환
핵심 해석 (core_interpretation)
본 발명은 데이타 신호의 상태 변화(저전위→고전위)에 따라 입력 한계 전압 레벨을 조절함으로써 입력 잡음 마진을 최적화하는 히스테리시스 회로 기술을 포함한다.