PLL 회로 및 PLL 회로를 사용한 반도체 집적 회로 document_id 1019910013971

[청구항 1] 입력신호와 피드백 신호의 위상을 비교하는 위상 비교수단(2,3)으로 이루어지는 전원에 연결된 위상 동기루프(pll)회로에 있어서 상기 위상 비교수단(2,3)에 연결되고, 입력신호와 관련된 정보를 저장하기 위한 메모리 수단(7,8) 상기 메모리 수단에 접속되고, 상기 메모리 수단으로부터 독출된 정보에 따라 제어 전압을 출력하기 위한 제어 전압을 출력 수단(15) 및 상기 제어전압을 출력수단에 연결되고, 상기 제어전압출력수단으로 부터 수신된 제어전압에 의해 발진 주파수가 제어되는 전압 제어발진기(5)를 포함하며, 상기 전압 제어 발진기의 출력신호로부터 생긴 신호를 피드백 신호로서 상기 위상 비교수단에 출력하는 피드백 루프회로(4,5,10)를 포함하는 것을 특징으로하는 pll회로 [청구항 2] 제1항에 있어서,상기 피드백 루프회로(4,5,10)가 상기 위상 비교수단(2,3)의 출력단과 상기 전압 제어발진기(5)의 입력단사이에 연결된저역통과 필터포함하는것을특징으로하는pll 회로. [청구항 3] 제2항에 있어서,상기 위상 비교수단(2,3)이 입력신호 및 피드백신호의 위상을 비교하는 위상비교기(2)와 .두 비교된 신호 사이의 위상 오차에 따른 승압된 신호를 출력하는 차아지 펌프(3)를 포함하며, 상기 피드백 루프회로(4,5,10)가 상기 전압 제어발진기(5)의 출력 발진 주파수를 주파수 분할해서 상기 위상 비교기에 피드백 신호로서 주파수 분할된 신호를 출력하는분할수단더포함하는것을특징으로 하는pll회로. [청구항 4] 제3항에 있어서,상기 메모리 수단(7,8)이 상기 저역통과 필터(4)의 출력신호를 디지탈 신호로 변환하는 a/d변환기(7)와, 상기 a/d변환기로 부터 디지탈 신호를 출력하는메모리포함하는것을특징으로 하는pll회로. [청구항 5] 제4항에 있어서,상기 분할수단(10) 및 상기 메모리 수단(7,8)에 접속되고, 상기 분할수단의 주파수 분할비를 제어하고 상기 메모리 수단의 저장 위치 및 리이드 및 라이트 동작을 제어하는제어수단더포함하는것을특징으로 하는pll회로. [청구항 6] 제1항 내지 5항중 어느 한 항에 있어서,상기 위상비교수단(2,3)이각각의다수의채널의입력신호를순차적수신하는것을특징으로 하는pll회로. [청구항 7] 제1항 내지 5항중 어느 한 항에 있어서,발진신호를 발생하는 수정 발진기(1a)와, 발진신호에 따른 입력신호를 발생하는카운터수단더제공되는것을특징으로 하는pll회로. [청구항 8] 제1항 내지 7항중 어느 한 항에 있어서,상기 메모리수단(7,8)은 전원이 on일때 입력신호와 관련된 정보를 저장하고, 상기 제어전압 출력수단(15)은 전원이 on이 되는 시간으로부터 소정의 시간이 경과한후에 상기 메모리 수단으로 부터 독출된 정보에 의거하여제어 전압출력하는것을특징으로 하는pll 회로. [청구항 9] 입력신호 및 피드백 신호의 위상을 비교하고 비교된 두 신호 사이의 위상 오차에 따라 출력신호를 출력하는 위상비교수단(2,3) 상기 위상 비교수단에 접속되고, 상기 위상 비교수단의 출력신호를 제어신호로 여과하기 위한 저역통과 필터(4) 및 상기 저역통과 필터 수단에 접속되고 상기 저역통과 필터 수단으로부터 수신된 제어신호에 의해 제어된 발진 주파수에서 발진되는 전압 제어발진기(5)를 포함하며, 상기 전압 제어된 발진기의 출력신호로 생긴 신호를 피드백 신호로서 상기 위상 비교수단에 공급하기 위한 피드백 루프 회로(5,10)를 포함하는 pll회로에 있어서 상기 저역통과 필터수단(4)에 접속되고, 제2상태에서 d/a변환기로부터의 아날로그 신호를 상기 저역통과 필터수단과 상기 전압제어 발진기중의 하나에 공급하기 위한 스위칭수단(6,61,62) 상기 스위칭 수단에 접속되고, 제1상태에서 상기 스위칭 수단을 통해 상기 저역통과 필터수단으로 부터 유도된 제어신호를 디지탈 신호로 변환하기 위한 a/d변환기(7) 상기 a/d변환기에 접속되고, 상기 a/d변환기로부터의 디지탈 신호를 저장하기 위한 메모리 수단(8) 및 상기 메모리 수단과 상기 스위칭수단에 연결되고, 상기 메모리 수단으로부터 출력된 디지탈 신호를 아날로그 신호로 변환하여 상기 스위칭 수단에 공급하기 위한 d/a변환기(9)가 제공되는 것을 특징으로 하는 pll회로 [청구항 10] 제9항에 있어서,최소한 상기 위상 비교수단(2,3), 상기 스위칭수단(6,61,62), 상기 a/d변환기(7), 상기 메모리 수단(8) 및 상기 d/a변환기(9)가단일반도체 집적회로칩상형성되는것을특징으로 하는pll회로. [청구항 12] 제9항 내지 11항중 어느 한 항에 있어서,상기 스위칭수단(6,61,62)이 상기 d/a변환기(9)의 출력단과 상기 저역통과 필터수단의 입력단 사이에 접속되는 스위치(6)와, 상기 저역통과 필터수단의 출력단을 상기 a/d변환기(7)의 입력단에 접속하는 라인을 포함하는데 상기 스위치는 상기 스위칭 수단의 제1상태에 개방되고상기스위칭수단의제2상태폐쇄되는것을특징으로 하는pll회로. [청구항 13] 제9항 내지 12항중의 어느 한 항에 있어서,상기 피드 백 루프회로(5,10)가 상기 전압 제어발진기(5)와 상기 위상 비교수단(2,3)사이에 접속되며, 상기 전압 제어발진기의 출력 발진 주파수를 주파수 분할하고 피드백 신호를 출력하는분할회로포함하는것을특징으로 하는pll회로. [청구항 14] 제13항에 있어서,프로그램 신호에 응답하여 상기 분할회로(10)의 주파수분할비를 제어하는 제1제어신호와 제2제어신호를 발생하기 위한 제1수단(12)과, 제2제어신호에 응답하여 상기 메모리 수단내의 저장위치를 저장하기 위한 상기 메모리 수단(8)에 접속된제2수단제공되는것을특징으로 하는pll회로. [청구항 16] 제15항에 있어서,상기 제1스위치(61)가 제1신호에 응답하여 폐쇄되고, 상기 제2스위치(62)가 제2신호에 응답하여 상기 저역통과 필터 수단(4)의 입력단에 상기 a/d변환기(9)의출력단접속하는것을특징으로 하는pll회로. [청구항 17] 제16항에 있어서,상기 분할회로(10)의 주파수 분할비를 제어하는 제1제어신호와 제2제어신호를 프로그램 신호에 응답하여 발생하기 위한 제1수단(11)과, 제2제어신호에 응답하여 상기 메모리 수단내의 저장 위치를 지정하는 상기 메모리 수단(8)에 접속되고 제1신호에 응답하여 상기 메모리 수단에 대하여 라이트 동작을 하며 제2신호에 응답하여 상기 메모리 수단에 대하여 리이드 동작을 하는제2수단제공되는것을특징으로 하는pll회로. [청구항 20] 제9 내지 19항중 어느 한 항에 있어서 발진신호를 발생하는 수정발진기(1a)및 발진신호에 의거하여 입력신호를 발생하는 카운터 수단(1)이 더 제공되는 것을 특징으로 하는 pll회로