문맥 (context)
[청구항 1]
(a) 아날로그 입력단자〔v in 〕와 아날로그 출력단자〔v out 〕각각에 결합된 제1 및 제2전류이동전극과 게이트 전극을 갖는 스위치 jfet〔26〕
(b)소오스 전극, 제1공급전압도체〔-v〕에 결합된 드레인 전극 및 스위치 jfet의 제1전류이동전극에 결합된 게이트 전극을 갖는 제1jfet〔22〕
(c) 제1jfet의 소오스 전극에 결합된 제1전류 이동전극, 스위치 jfet의 게이트 전극에 결합된 제2전류이동전극 및 스위치 jfet의 게이트 전극에 결합된 게이트 전극을 갖는 제2 jfet〔24〕
(d) 소오스 전극, 제1공급전압도체에 결합된 드레인 전극 및 스위치 jfet의 제2전류이동전극에 결합된 게이트 전극을 갖는 제3jfet〔29〕
(e)제3 jfet의 소오스 전극에 결합된 제1전류이동전극, 스위치 jfet의 게이트 전극에 결합된 제2전류 이동전극 및 스위치 jfet의 게이트 전극에 결합된 게이트 전극을 갖는 제4jfet〔25〕등의 결합으로 이루어지며, 스위치 jfet의 급격한 턴온 및 선정된 작은 전압차이내로 아날로그 입력단자 및 아날로그 출력단자상의 전압의 동일화가 이루어지는 것을 특징으로 하는 고속, 고전류 아날로그 스위칭 회로
[청구항 2]
제1항에 있어서,스위치jfet는 p-채널 jfet이며, 제1, 제2, 제3 및 제4 jfet가 p-채널인것을특징으로 하는고속, 고전류 아날로그 스위칭 회로.
[청구항 3]
제2항에 있어서,스위치jfet는 비교적 큰 채널폭대 길이비율을 가지며, 제1및 제3jfet각각은 스위치 jfet의 비율보다 작은 채널폭대 길이비율을 가지며, 제2및 제4jfet 각각은 제1 및 제3jfet의 비율보다 작은 채널폭대 길이비율갖는것을특징으로 하는고속, 고전류 아날로그 스위칭 회로.
[청구항 4]
제2항에 있어서,제2공급전압도체〔+v〕에 결합된 소오스 전극과 게이트 전극 및 스위치 jfet의 게이트 전극에 결합된 드레인 전극을 가지며, 스위치 jfet의 소오스-게이트 전압을 감소시키는 기능을 수행하는포함하는것을특징으로 하는고속, 고전류 아날로그 스위칭회로.
[청구항 5]
제4항에 있어서,제2공급전압도체에 결합된 소오스 전극 및 게이트 전극 및 제1jfet의 소오스 전극에 결합된 드레인 전극을 갖는 제6 jfet〔23〕, 제2공급전압도체에 결합된 소오스 전극 및 게이트 전극과 제3jfet〔29〕의 소오스 전극에 결합된 드레인 전극을 갖는포함하는것을특징으로 하는고속, 고전류 아날로그 스위칭회로.
[청구항 6]
제2항에 있어서,샘플제어입력신호에 응답하는 전류원; (2)전류원에 결합된 베이스 전극 및 제어회로의 출력에 결합된 에미터 전극을 갖는 트랜지스터; (3) 트랜지스터의 베이스 및 에미터 전극 사이에 결합된 레지스터, 트랜지스터를 턴온시키기 위해 샘플제어 입력신호의 제1레벨에 응답하여 충분히 큰 전류를 발생하고 샘플제어 입력신호의 제2레벨에 응답하여 제로 전류를 발생하는 전류원 등을 포함하며, 스위치 jfet의 게이트 전극에 결합된 출력을 갖는 제어회로를 포함하며, 따라서 급격한 스위치 jfet의 턴오프가 제1레벨에 응답하여 수행되며, 제어 회로의 고임피던스 출력상태가 제2레벨에 응답하여수행되는것을특징으로 하는고속, 고전류 아날로그 스위칭회로.
[청구항 7]
아날로그 스위치 회로의 아날로그 출력단자〔32〕상에 발생된 출력 전압과 아날로그 입력단자〔19〕에 인가된 입력전압과의 급격한 동일화를 위한 회로를 포함하는 아날로그 스위치 회로에 있어서
(a) 제1, 제2 전류이동전극 및 게이트 전극을 갖는 스위치 jfet〔26〕, 제1jfet〔2〕및 제2jfet〔25〕
(b)입력 및 출력을 갖는 제1〔22a〕및 제2〔29a〕버퍼회로
(c)스위치 jfet〔26〕의 제1전류이동전극 및 제1버퍼회로〔22〕의 입력에 입력전압을 인가시키기 위한 수단, 아날로그 출력단자에 결합된 스위치 jfet의 제2전류이동전극
(d) 제1jfet〔24〕의 제1전류이동전극에 제1버퍼의 출력상에 발생된 출력 신호를 인가시키기 위한 수단, 스위치 jfet의 게이트 전극에 결합된 제1jfet의 제2전류이동전극
(e)제2버퍼회로의 입력에 출력전압을 인가시키고, 제2jfet〔25〕의 제1전류이동전극에 제1버퍼회로의 출력상에 발생된 출력신호를 인가시키기 위한 수단, 스위치 jfet의 게이트 전극에 결합된 제2jfet의 제2전류 이동전극
(f) 스위치 jfet및 제1, 제2jfet의 게이트 전극에 턴온신호를 인가시키기 위한 수단등의 결합으로 이루어지며, 제1 jfet는 전류포화모드 상태에서 동작하며, 제2jfet는 저항성 모드에서 동작하며, 스위치 jfet는 저항성 모드로 동작하여 스위치 jfet의 소오스-게이트 pn접합의 전하저장 커패시턴스가 과충전되는 것을 방지하며, 스위치 jfet의 채널 저항을 통해 커패시턴스가 늦게 방전되는 것을 방지하는 것을 특징으로 하는 아날로그 스위치 회로
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
고속, 고전류 아날로그 스위칭 회로에서 스위치 jfet, 제1jfet, 제2jfet, 제3jfet, 제4jfet의 채널폭대 길이비율은 서로 어떠한 관계를 가지는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation고속, 고전류 아날로그 스위칭 회로를 구성하는 스위치 jfet와 제1, 제2, 제3, 제4 jfet 간의 채널폭대 길이비율 관계를 파악해야 한다.
-
2정보 추출
information_extraction청구항 3에서 각 jfet의 채널폭대 길이비율에 관한 구체적인 비교 정보가 명시되어 있다.
- 스위치jfet는 비교적 큰 채널폭대 길이비율을 가지며, 제1및 제3jfet각각은 스위치 jfet의 비율보다 작은 채널폭대 길이비율을 가지며, 제2및 제4jfet 각각은 제1 및 제3jfet의 비율보다 작은 채널폭대 길이비율갖는것을특징으로 하는
-
3근거 선택
evidence_selection스위치 jfet가 가장 큰 비율을 가지며, 제1/제3 jfet가 그보다 작고, 제2/제4 jfet는 다시 제1/제3 jfet보다 작다는 구절을 선택한다.
- 스위치jfet는 비교적 큰 채널폭대 길이비율을 가지며, 제1및 제3jfet각각은 스위치 jfet의 비율보다 작은 채널폭대 길이비율을 가지며, 제2및 제4jfet 각각은 제1 및 제3jfet의 비율보다 작은 채널폭대 길이비율갖는것을특징으로 하는
-
4논리 통합
logical_integration비율의 크기를 계층적으로 정리하면 스위치 jfet > 제1/제3 jfet > 제2/제4 jfet 순서임을 알 수 있다.
-
5결론 도출
conclusion_formulation스위치 jfet의 채널폭대 길이비율이 가장 크고, 제1 및 제3 jfet는 스위치 jfet보다 작으며, 제2 및 제4 jfet는 제1 및 제3 jfet보다 작다.
-
6답변 생성
answer_generation추출된 논리적 관계를 바탕으로 질문에 대한 최종 답변을 작성한다.
최종 답변 (final_answer)
스위치 jfet가 비교적 큰 채널폭대 길이비율을 가지며, 제1 및 제3 jfet는 스위치 jfet의 비율보다 작은 채널폭대 길이비율을 가지고, 제2 및 제4 jfet는 제1 및 제3 jfet의 비율보다 작은 채널폭대 길이비율을 가진다.
핵심 해석 (core_interpretation)
본 발명은 스위치 jfet와 보조 jfet들 간의 채널폭대 길이비율을 단계적으로 다르게 설정함으로써 고속, 고전류 아날로그 스위칭 동작을 구현하는 기술에 관한 것이다.