열 확산을 최적화한 패키지를 갖는 반도체 장치 document_id 1019910019418

[청구항 1] 반도체 칩(1) 및 반도체 칩을 지지하는 리드프레임(2)을 포함하며, 제1주요표면 및 주요 표면과 대면하는 제2표면을 갖는 칩 어셈블리(1,2)로 이루어지는 패키지를 갖는 반도체 장치에 있어서 제1주요 표면영역을 가지며 칩 어셈블리의 상기 제1주요 표면과 접촉하는 제1주요펴면(b) 및, 상기 제1표면 영역보다 실제로 큰 제2표면영역을 갖는 제2표면(a)을 포함하는 방열블록(10) 제1 및 2주요표면을 가지며, 패키지 본체의 상기 제1주요표면과 상기 제2주요 표면사이의 상기 칩 어셈블리를 그안에 수용하는 수지 패키비 본체(5) 방열블록의 상기 제2주요 표면이 패키지 본체의 제2주요 표면에서 노광 노출되도록 제공되는 상기 방열 블록 패키지 본체에 의해 지지되고, 외부 전기 접속을 위하여 그로부터 바깥쪽으로 확장하는 상호 접속리드(3) 및 상호접속 리드를 반도체칩에 연결하기 위하여 패키지 본체내부로 확장하는 본딩와이어(4)로 이루어지는 것을 특징으로 하는 패키지를 갖는 반도체 장치 [청구항 2] 제1항에 있어서,패키지 본체의 상기 제2주요 표면(s)는 방열블록의 상기 제2표면(a)의 상기 제2표면이 제3표면영역의 90%보다 크거나 같은 제3표면영역은 갖는 것을 특징으로 하는 패키지갖는반도체 장치. [청구항 3] 제1항에 있어서,상기 방열블록(10)이 제1주요표면 및 방열블록의 상기 제2주요 표면과 일치하는 주요표면과 대면하는 제2표면을 갖는 열방사부(10a)와, 방열블록의 상기 제1주요표면과 일치하는 제1주요 표면을 갖는 열전도부(10b)로 이루어지는 것을 특징으로 하는 패키지갖는반도체 장치. [청구항 4] 제3항에 있어서,방사부(10a)의 상기 제1주요표면이 1.0㎜보다 크도록 설정된 거리(ℓ)에 의해 상기 리드(3)로부터 분리되는 것을 특징으로 하는 패키지갖는반도체 장치. [청구항 5] 제1항에 있어서,상기 패키지를 갖는 반도체 장치가 제4표면영역이 제3표면영역보다 실제로 더크게 형성되는 제3 및 제4표면영역을 각각 갖는 제1 및 제2주요 표면을 가지며, 상기 제2주요표면이 패키지 본체의 제1주요표면에서 노광되도록 제공되는 제2방열블록(102)을 더 포함하는 것을 특징으로 하는 패키지갖는반도체 장치. [청구항 6] 제5항에 있어서,상기 제2방열블록(102)을 상기 제2방열블록의 상기 제1주요 표면이 그들로부터 분리되어 칩어셈블리의 제2주요표면과 대면하도록 제공되는 것을 특징으로 하는 패키지갖는반도체 장치. [청구항 7] 제5항에 있어서,상기 제2방열블록(102)은 상기 방열블록의 상기 제1주표면이 상기 칩어셈블리(1)의 상기 제1주요표면과 맞물려서 접촉하도록 제공되는 것을 특징으로 하는 패키지갖는반도체 장치. [청구항 8] 제3항에 있어서,상기 열방사부(10a) 및 상기 열 전도부(10b)는 각각 제1 및 제2측벽을 가지며, 열방사부의 상기 제1측벽이 상기 열방사부의 상기 제1 및 2주요표면 사이를 연장하고 상기 열방사부를 둘러싸고, 열전부의 상기 제2측벽은 열방사부의 상기 제1주요표면과 열전부의 상기 제1주요 표면사이를 연장하고 열전도부를 둘러싸며, 각각의 상기 제1 및 2측벽은 패키지 본체(5)와 측벽사이의 공간(11a)를 형성하기 위해 상기 패키지 본체로부터 분리되는 것을 특징으로 하는 패키지갖는반도체 장치. [청구항 9] 제8항에 있어서,상기 공간(11a)는 패키지 본체(5)의 외부와 통해져 있는 것을 특징으로 하는 패키지갖는반도체 장치. [청구항 10] 제9항에 있어서,상기 캡은 열방사부 (10a)의 상기 측벽으로부터 바깥방향으로 측정될 때 50㎛-500㎛의 크기를 갖는 것을 특징으로 하는 패키지갖는반도체 장치. [청구항 11] 제1항에 있어서,상기 방열블록(101)이 외부열방사 장치(10')를 설치하기 위해서 방열블록의 노광된 제2주요표면에서 개방하는 호올(10d)를 갖는 것을 특징으로 하는 패키지갖는반도체 장치. [청구항 12] 제1항에 있어서,상기 칩어셈블리는 반도체 칩(1) 및 반도체 칩을 지지하기 위한 리드프레임 스테이지(2)를 포함하며, 상기리드프레임 스테이지는 그 위에서 반도체 칩을 지지하기 위한 제1주요 표면 및 칩어셈블리의 제1주요 표면과 일치하는 제2주표면을 갖는 것을 특징으로 하는 패키지갖는반도체 장치. [청구항 13] 제1항에 있어서,상기 칩 어셈블리는 칩어셈블리의 상기 제1주요표면과 일치한 주요 표면을 갖는 반도체칩(1) 및 리드 프레임 스테이지(2)로 이루어지는 것을 특징으로 하는 패키지갖는반도체 장치. [청구항 17] 제16항에 있어서,상기 틀(19)은 제1함몰을 갖는 제1틀 부분(19b) 및 제2함몰을 갖는 제2틀 부분(19a)로 이루어지며, 상기 제1 및 2틀 부분이 서로 조립될 때 상기 제1 및 2함몰이 상기 공동(19c)을 형성하며, 틀의 공동안으로 칩어셈블리를 통합시키는 상기 단계는 상기 구멍(21)이 공동을 비우기 위해 형성되는 부분에 따라 제1틀부분의 상기 제1공동상에 칩어셈블리를 설치하는 단계와, 상기 공동이 제1 및 제2함몰부에 의해 형성되도록 상기 제1틀 부분상에 제2틀 부분은 위치시키는 단계포함하는반도체 장치. [청구항 18] 제17항에 있어서,상기 방법은 제2구멍(21′)가 형성되는 부분에 따라 상기 제2함몰상에 제2방열블록(102)을 설치하는 단계를 더포함하며, 제2틀 부분을 위치시키는 상기 단계는 제2방열블록이 제2틀의 제2함몰에 대해 완전히 지지되도록 상기 제2구멍을 통해 흡수관을 제공하는동안수행되는것을특징으로 하는반도체 장치.