가공데이터 · 특허 지식베이스

반도체 메모리장치 및 그 제조방법 document_id 1019910021973

출원번호
1019910021973
분류
전기(H섹션)
문맥 (context)
[청구항 1] 하나의 스위칭 트랜지스터와 하나의 캐패시터로 이루어진 고집적 메모리셀 구조를 갖춘 반도체 메모리장치에 있어서 상기 캐패시터는 일측벽이 개방된 우물형 스토리지전극 상기 스토리지전극을 덮는 유전체막 및 상기 유전체막상에 형성된 플레이트전극을 구비한 것을 특징으로 하는 반도체 메모리장치의 캐패시터 [청구항 2] 제 1 항에 있어서,상기 일측벽이 개방된 우물형 스토리지전극은 입구주연부에 수평으로 연장된플랜지갖는것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 3] 제 1 항에 있어서,상기 일측벽이 개방된우물형스토리지전극이중벽으로된것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 4] 하나의 스위칭 트랜지스터와 하나의 캐패시터로 이루어진 고집적 메모리셀 구조를 갖춘 반도체 메모리장치의 제조방법에 있어서 상기 캐패시터를 형성하는 공정은, 반도체기판에 상기 스위칭 트랜지스터를 형성하는 공정 결과물 전면에 절연막을 퇴적하고 상기 스위칭 트랜지스터의 소오스영역의 일부가 노출되도록 상기 절연막에 콘택홀 을 형성하는 공정 결과물전면에 도전물질을 퇴적한 후 패터닝하여 제 1 스토리지전극패턴을 형성하는 공정 결과물 전면에 절연층을 퇴적한 후 역액티브영역패턴을 형성하는 공정 결과물 전면에 도전물질을 두껍게 퇴적한 후 상기 제 1 도전층패턴마스크를 적용하여 습식식각에 의해 상기 도전물질을 제거하고 이어서 습식식각에 의해 상기 절연층을 제거하여 제 2 스토리지전극을 형성하는 공정 결과물의 전표면에 유전체막을 퇴적하는 공정 및 상기 유전체막의 표면에 도전물질을 퇴적하여 플레이트전극을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체 메모리장치의 캐패시터 [청구항 5] 제 4 항에 있어서,상기 제 1 스토리지전극과 플레이트전극을 이루는 도전물질은 불순물이 도우프된다결정실리콘인것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 6] 제 4 항에 있어서,상기 절연층은 pe-oxide, bpsg, sog, teos-oxide중의 어느하나를 2000å~3000å의두께퇴적하는것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 7] 제 4 항에 있어서,제 2 스토리지전극을 이루는 도전물질은 불순물이 도우프된 다결정 실리콘을 500å~10000å두께퇴적하는것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 8] 제 4 항에 있어서,상기 유전체막은 sio2, sin, sion, tio2, ta2o5, pzt등의 단일막또는복합막인것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 9] 하나의 스위칭 트랜지터와 하나의 개패시터로 이루어진 고집적 메모리셀 구조를 갖춘 반도체 메모리장치의 제조방법에 있어서 상기 캐패시터를 형성하는 공정은, 반도체기판에 상기 스위칭 트랜지스터를 형성하는 공정 결과물 전면에 절연막을 퇴적하고 상기 스위칭 트랜지스터의 소오스영역의 일부가 노출되도록 상기 절연막에 콘택홀 을 형성하는 공정 결과물 전면에 도전물질을 퇴적한 후 패터닝하여 제 1 스토리 지전극패턴을 형성하는 공정 결과물 전면에 절연층을 퇴적한 후 역액티브영역패턴을 형성하는 공정 결과물 전면에 도전물질을 두껍게 퇴적한 후 상기 제 1 도전층패턴마스크를 사용하여 패터닝하여 제 2 스토리지전극을 형성하는 공정 결과물의 전표면에 유전체막을 퇴적하는 공정 및 상기 유전체막의 표면에 도전물질을 퇴적하여 플레이트전극을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체 메모리장치의 캐패시터 [청구항 10] 제 9 항에 있어서,상기 제 1 스토리지전극과 플레이트전극을 이루는 도전물질은 불순물이 도우프된다결정실리콘인것을특징으로 하는반도체 메모리장치의 개패시터. [청구항 11] 제 9 항에 있어서,상기 절연층은 pe-soide, bpsg, sog, teos-oxide중의 어느 하나를 2000å∼3000å의두께퇴적하는것을특징으로 하는반도체 메모리장치의 개패시터. [청구항 12] 제 9 항에 있어서,제 2 스토리지전극을 이루는 도전물질은 불순물이 도우프된 다결정실리콘을 3000å∼10000å두께퇴적하는것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 13] 제 9 항에 있어서,상기 유전체막은 sio2, sin, sion, tio2, ta2o5, pzt등의 단일막또는복합막인것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 14] 하나의 스위칭 트랜지스터와 하나의 캐패시터로 이루어진 고집적 메모리셀 구조를 갖춘 반도체 메모리장치의 제조방법에 있어서 상기 캐패시터를 형성하는 공정은, 반도체기판에 상기 스위칭 트랜지스터를 형성하는 공정 결과물 전면에 절연막을 퇴적하고 상기 스위칭 트랜지스터의 소오스영역의 일부가 노출되도록 상기 절연막에 콘택홀 을 형성하는 공정 결과물 전면에 도전물질을 퇴적한 후 패터닝하여 제 1 스토리지전극패턴을 형성하는 공정 결과물 전면에 절연층을 퇴적한 후 역액티브영역패턴을 형성하는 공정 결과물 전면에 도전물질을 퇴적한 후 전면에치백공정을 행하고 상기 절연층을 제거하여 제 2 스토리지전극을 형성하는 공정 결과물의 전표면에 유전체막을 퇴적하는 공정 및 상기 유전체막의 표면에 도전물질을 퇴적하여 플레이트전극을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체 메모리장치의 캐패시터에 의해 달성된다 [청구항 15] 제 14 항에 있어서,상기 제 1 스토리지전극과 플레이트전극을 이루는 도전물질은 불순물이 도우프된다결정실리콘인것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 16] 제 14 항에 있어서,상기 절연층은 pe-oxide, bpsg, sog, teos-oxide중의 어느 하나를 2000å∼3000å의두께퇴적하는것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 17] 제 14 항에 있어서,제 2 스토리지전극을 이루는 도전물질을 불순물이 도우프된 다결정실리콘을 500å∼1000å두께퇴적하는것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 18] 제 14 항에 있어서,상기 절연층을 제거하는 공정은 습식식각에 의해행하는것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 19] 제 14 항에 있어서,상기 유전체막은 sio2, sin, sion, tio2, ta2o5, pzt등의 단일막또는복합막인것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 20] 하나의 스위칭트랜지스터와 하나의 캐패시터로 이루어진 고집적 메모리셀 구조를 갖춘 반도체메모리장치의 제조방법에 있어서 상기 캐패시터를 형성하는 공정은, 반도체 기판에 상기 스위칭 트랜지스터를 형성하는 공정 결과물 전면에 절연막을 퇴적하고 상기 스위칭 트랜지스터의 소오스영역의 일부가 노출되도록 상기 절연막에 콘택홀 을 형성하는 공정 결과물 전면에 도전물질을 퇴적한 후 패너팅하여 제 1 스토리지전극패턴을 형성하는 공정 결과물 전면을 절연층을 퇴적한 후 역액티브영역패턴을 형성하는 공정 결과물 전면에 도전물질을 퇴적한 후 이 도전물질층의 수직측벽에 스페이서를 형성하는 공정 결과물 전면에 도전물질을 퇴적한 후 전면에치백공정을 행하고 나서 상기 절연층과 상기 스페이서를 제거하여 제 2 스토리지전극을 형성하는 공정 결과물의 전표면에 유전체막을 퇴적하는 공정 및 상기 유전체막의 표면에 도전물질을 퇴적하여 플레이트전극을 형성하는 공정으로 이루어진 것을 특징으로 하는 반도체 메모리장치의 캐패시터 [청구항 21] 제 20 항에 있어서,상기 제 1 스토리지전극과 플레이트전극을 이루는 도전물질은 불순물이 도우프된다결정실리콘인것을특징으로 하는반도체 메로지장치의 캐패시터. [청구항 22] 제 20 항에 있어서,상기 절연층은 pe-oxide, bpsg, sog, teos-oxide중의 어느 하나를 2000å∼3000å의두께퇴적하는것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 23] 제 20 항에 있어서,제 2 스토리지전극을 이루는 도전물질을 불순물이 도우프된 다결정실리콘을 500å∼10000å두께퇴적하는것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 24] 제 20 항에 있어서,상기 도전물질의 수직측벽에 형성하는 스페이서는 500∼3000å두께인것을특징으로 하는반도체 메모리장치의 캐패시터. [청구항 25] 제 20 항에 있어서,상기 절연층을 제거하는 공정은 습식식각에 의해행하는것을특징으로 하는반도체 메모리장치의 개패시터. [청구항 26] 제 20 항에 있어서,상기 유전체막은 sio2, sin, sion, tio2, ta2o5, pzt등의 단일막또는복합막인것을특징으로 하는반도체 메모리장치의 캐패시터.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
반도체 메모리장치의 제조방법 중 제 2 스토리지전극을 형성하기 위해, 도전물질을 퇴적한 후 전면에 치백(gap-fill) 공정을 수행하고 나서 제거해야 하는 대상은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    제 2 스토리지전극 형성 공정 중 도전물질 퇴적 및 치백(gap-fill) 공정 이후 제거해야 하는 대상을 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 20에서 제 2 스토리지전극을 형성하기 위해 도전물질을 퇴적한 후 전면에 치백공정을 수행하고, 그 후 제거하는 대상을 확인한다.

    • 결과물 전면에 도전물질을 퇴적한 후 전면에치백공정을 행하고 나서 상기 절연층과 상기 스페이서를 제거하여 제 2 스토리지전극을 형성하는 공정
  3. 3근거 선택evidence_selection

    치백 공정 이후 제거되는 대상이 명시된 구절을 선택한다.

    • 상기 절연층과 상기 스페이서를 제거하여
  4. 4논리 통합logical_integration

    도전물질 퇴적 -> 치백 공정 -> 절연층 및 스페이서 제거 순으로 공정이 진행됨을 파악한다.

    • 결과물 전면에 도전물질을 퇴적한 후 전면에치백공정을 행하고 나서 상기 절연층과 상기 스페이서를 제거하여
  5. 5결론 도출conclusion_formulation

    제거해야 하는 대상은 '절연층'과 '스페이서'이다.

    • 상기 절연층과 상기 스페이서를 제거하여
  6. 6답변 생성answer_generation

    질문에 대한 직접적인 답변을 추출형 형식으로 작성한다.

    • 상기 절연층과 상기 스페이서
최종 답변 (final_answer)
상기 절연층과 상기 스페이서
핵심 해석 (core_interpretation)
제 2 스토리지전극을 형성하는 과정에서 도전물질을 치백한 후, 불필요한 절연층과 스페이서를 제거함으로써 전극 구조를 완성하는 제조 공정을 설명한다.