가공데이터 · 특허 지식베이스

인코딩된 비디오 신호의 분할장치 document_id 1019920003137

출원번호
1019920003137
분류
전기(H섹션)
문맥 (context)
[청구항 1] 적어도 일부가 일련의 데이터 그룹(에를 들면, 슬라이스)으로서 발생하고, 그 각각의 그룹이 영상의 연속된 영역을 나타내는 상호 의존하는 코딩된 데이터로 이루어진 다수의 서브그룹(예를 들면, 블록)을 포함하는 비디오 신호를 인코딩하는 장치에 있어서 비디오 신호 데이터 소스(5)와 공간 대 주파수계 변환 계수를 발생하는 장치(109, 제3도)를 포함하고, 프레임간 압축 및 프레임내 압축을 선택적으로 실행하는 비디오 데이터 압축회로(10, 제1도)와 상기 변환 계수를 압축 데이터 함수로서 양자화하는 양자화기(109, 제3도)와 상기 양자화된 변환계수에 관하여 가변 길이 코딩을 행하는 가변 길이 부호어 엔코더(110, 제3도)와 상기 가변 길이 부호어 엔코더로부터의 가변 길이 코딩된 부호어를 고정 길이 부호어로 변환하는 가변 길이 부호어-고정 길이 부호어 변환기(201, 제7도)와 전송 처리 장치(12, 제1도)를 포함하며, 이 전송 처리 장치(12)는, 상기 인코딩된 비디오 신호 데이터에 응답하여, 그 인코딩된 비디오 데이터를 실질적으로 동일한 데이터량을 가지며, 각각의 전송 블록 내에 포함될 인코딩된 비디오 데이터를 나타내고, 하나 또는 그 이상의 상기 그룹으로부터의 비디오 데이터를 포함하는 세크먼트로 분할하는 제어 및 버퍼 회로(218, 207, 제7도)와 각각의 전송 블록내의 데이터 세그먼트를 식별하기 위한 정보를 포함하는 전송 헤더, 디코딩의 개시 데이터가 상기 각 전송 블록 내에 배치되는지의 여부를 나타내는 정보를 포함한 데이터 재삽입 포인트, 및 상기 데이터 세그먼트의 우선 순위를 나타내는 우선 순위 플래그를 발생하는 헤더 발생기(208, 218, 제7도)와 상기 헤더 발생기와 상기 제어 및 버퍼 회로와 협동하여, 전송 블록을 형성하도록 대응하는 세그먼트와 각 전송 블록내의 소정의 위치에 배치되어 패킷신호를 형성하는 각각의 전송 헤더를 멀티플렉싱하는 멀티플렉서(209)와 상기 패킷 신호를 처리하기 위한 것으로 인터리버 및 에러 엔코더의 직렬 접속으로 구성되는데, 상기 에러 엔코더는 상기 패킷 신호 전반에 걸쳐 에러 검사 코드를 발생하여 그 발생된 에러 검사 코드를 대응하는 부분에 부가하는 것이고, 상기 인터리버는 패킷 신호의 블록을 인터리빙하는 것인 상기 인터리버 및 에러 엔코더의 직렬 접속 회로(fec)(15)를 포함하는 것을 특징으로 하는 인코딩 장치 [청구항 2] 제1항에 있어서,상기 헤더 발생기(208,218)는 적어도 상기 전송 헤더의 일부에 패킷 에러를 검출하기 위한 정보를 발생하여, 그 발생된정보를상기전송헤더내포함시키는것을특징으로 하는인코딩 장치. [청구항 3] 제1항에 기재된 인코딩 장치에 의해 인코딩함으로써 제공되어, 전송헤더를 포함한 전송 블록에 전송되는 타입의 인코딩된 비디오 신호를 처리하는 수신 장치에 있어서,상기 비디오 신호 소스(20)와; 에러 검출기/보정기 및 디인터리버(de-interleaver)의 직렬 접속으로 구성되고 상기 비디오 신호 소스에 결합되며, 상기 에러 검출기/보정기는 상기 비디오 신호를 처리하고 상기 비디오 신호에 내포된 에러 검사 코드에 응답하여 보정 가능한 에러를 보정하며 보정 불가능한 에러를 포함하고 있는 신호의 일부에 에러 표시를 제공하는 것이고, 상기 디인터리버는 수신된 신호를 디인터리빙하는 것인 상기 디인터리버 및 에러 검출기/보정기의 직렬 접속 회로(fec)(21(제1도), 250(제8도))와; 버퍼 메모리(270,300)와; 상기 에러 검출기/보정기(250)에 결합되며, 각각의 전송 블록으로부터 전송헤더와 인코딩된 비디오 페이로드를 분리함으로써 선택적인 전송 블록 데이터를 제공하고, 상기 분리된 전송 블록 헤더를 제외하고 상기 각각의 전송 블록 내에 포함된 상기 인코딩된 비디오 페이로드를 상기 버퍼 메모리(270,300)에 공급하고, 보정 불가능한 에러를 포함하는 전송 블록의 페이로드를 삭제하고, 상기 분리된 헤더 데이터로부터 데이터 재삽입 포인트를 결정하는 디멀티플렉싱 회로(252,253,256,257)와; 상기 버퍼 메모리에 결합되며, 주파수계 계수를 공간계 계수로 변환하는 역변환 장치(310) 및 가변 길이 디코더(308)를 포함하고, 상기 에러 표시에 응답하는 에러 은폐를 제공하는 비디오 압축 복원기(27, 제1도)와; 상기 공간 계수로부터 디스플레이용 신호를 발생하는처리장치포함하는것을특징으로 하는수신장치. [청구항 4] 제3항에 있어서,상기 전송 헤더의 적어도 일부는 에러 검출용 해밍 코드이고, 상기 디멀티플렉싱 회로는해밍 코드에러보정회로포함하는것을특징으로 하는수신 장치. [청구항 5] 제3항에 있어서,상기 수신 장치에 의해 처리되는 신호는 상이한 신호 타입(예를 들면, 비디오, 오디오 등)의 전송 블록을 포함하고, 상기 디멀티플렉싱 회로는 상기 전송 헤더에 응답하여 각각의 신호 경로에서 상이한 신호 타입의 전송 블록을 분석하는수단포함하는것을특징으로 하는수신 장치. [청구항 6] 제3항에 있어서,상기 인코딩된 비디오 신호는 포워드 에러 보정 처리가 행해지는 전송 블록의 시퀀스를 포함하며 포워드 에러 보정 코드가 부가되어 있고, 상기 수신장치는 상기 포워드 에러 보정 코드에 응답하여 상기 인코딩된 비디오 신호 데이터를 전송할 때 초래되는 에러의 적어도 일부를 보정하는포워드에러 처리회로포함하는것을특징으로 하는수신 장치. [청구항 7] 제3항 또는 제5항에 있어서,상기 인코딩된 비디오 데이터는 일부가 상호 의존하는 비디오 데이터의 전송 블록의 고 우선 순위 및 저 우선 순위 채널로 전송되며, 각각의 데이터의 그룹은 저 우선 순위 채널로 일부가 전송되고, 고 우선 순위 채널로 일부가 전송되며; 분리된 전송 헤더에 응답하여 에러가 없는 전송 블록에서 비디오 데이터를 삭제하는 제어 회로(275)와, 고 우선 순위 채널의 데이터의 그룹에 대응하는 저 우선 순위 채널의 에러가 없는 비디오 데이터의 그룹을 삭제하는제어수단더포함하는것을특징으로 하는수신장치.
지시문 (instruction)
본문의 내용을 파악하고 이를 바탕으로 질문에 답하라.
질문 (question)
인코딩 장치에서 전송 헤더를 생성하는 헤더 발생기와 세그먼트를 분할하는 제어 및 버퍼 회로가 협동하여 전송 블록을 형성할 때, 멀티플렉서는 어떤 구성 요소들을 결합하여 패킷 신호를 형성하는가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    멀티플렉서가 패킷 신호를 형성하기 위해 결합하는 구성 요소들을 찾는 질문이다.

  2. 2정보 추출information_extraction

    청구항 1에서 멀티플렉서(209)의 기능과 결합 대상에 관한 문구를 추출한다.

    • 상기 헤더 발생기와 상기 제어 및 버퍼 회로와 협동하여, 전송 블록을 형성하도록 대응하는 세그먼트와 각 전송 블록내의 소정의 위치에 배치되어 패킷신호를 형성하는 각각의 전송 헤더를 멀티플렉싱하는 멀티플렉서(209)
  3. 3근거 선택evidence_selection

    멀티플렉서가 결합하는 두 가지 핵심 요소인 '세그먼트'와 '전송 헤더'를 선택한다.

    • 대응하는 세그먼트와 각 전송 블록내의 소정의 위치에 배치되어 패킷신호를 형성하는 각각의 전송 헤더를 멀티플렉싱하는 멀티플렉서(209)
  4. 4논리 통합logical_integration

    멀티플렉서는 세그먼트와 전송 헤더를 멀티플렉싱하여 패킷 신호를 형성함을 확인한다.

    • 대응하는 세그먼트와 각 전송 블록내의 소정의 위치에 배치되어 패킷신호를 형성하는 각각의 전송 헤더를 멀티플렉싱하는 멀티플렉서(209)
  5. 5결론 도출conclusion_formulation

    질문에 대한 답변으로 세그먼트와 전송 헤더를 도출한다.

  6. 6답변 생성answer_generation

    추출된 정보를 바탕으로 최종 답변을 작성한다.

최종 답변 (final_answer)
대응하는 세그먼트와 각 전송 블록내의 소정의 위치에 배치되어 패킷신호를 형성하는 각각의 전송 헤더
핵심 해석 (core_interpretation)
인코딩 장치 내의 멀티플렉서는 제어 및 버퍼 회로로부터 생성된 세그먼트와 헤더 발생기로부터 생성된 전송 헤더를 결합하여 최종적인 패킷 신호를 형성한다.