문맥 (context)
[청구항 1]
모놀리식 집적 레벨 인버터 회로에 있어서,
소스, 드레인, 게이트 및 채널 통로를 각각 가진 제 1, 제 2, 제 3, 제4, 제 5, 제 6 트랜지스터 쌍을 포함하고,
상기 제 1 및 제 2 트랜지스터 쌍의 트랜지스터는 제 1 채널형이고,
상기 제 3, 제 4, 제 5 및 제 6 트랜지스터 쌍의 상기 트랜지스터는 제 2 채널형이며,
상기 제 1 트랜지스터 쌍의 상기 트랜지스터는 게이트는 제 1 전위 및 제 2 전위의 레벨을 갖는 입력 신호 및 상보형 입력 신호를 각각 수신하고,
상기 제 1 트랜지스터 쌍의 상기 트랜지스터 쌍의 상기 트랜지스터 드레인은 상기 제 2 트랜지스처 쌍의 각 하나의 상기 트랜지스터 소스에 각각 접속되고,
상기 제 2 트랜지스터 쌍의 상기 트랜지스터 게이트는 제 2 전위로 인가되고,
상기 제 3 트랜지스터 쌍의 상기 한 트랜지스터 채널 통로는 상기 제 4 트랜지스터 쌍의 상기 한 트랜지스터 드레인에서 레벨 인버터 회로의 출력 신호를 위한 제 1 회로 노드를 규정짓는 상기 제 4 트랜지스터 쌍의 상기 한 트랜지스터 채널 통로에 직렬로 접속되고,
상기 제 3 트랜지스터 쌍의 다른 트랜지스터 채널 통로는 상기 제 4 트랜지스터 쌍의 상기 다른 트랜지스터 드레인에서 레벨 인버터 회로의 출력 신호를 위한 제 2 회로 노드를 규정짓는 상기 제 4 트랜지스터 쌍의 상기 다른 트랜티스터 채널 통로에 직렬로 접속되고,
상기 제 4 트랜지스터 쌍의 상기 한 트랜지스터 게이트는 상기 제 4 트랜지스터 쌍의 다른 트랜지스터 드레인에 접속되고, 상기 제 4 트랜지스터 쌍의 다른 트랜지스터 게이트는 상기 제 4 트랜지스터 쌍의 한 트랜지스터 드레인에 접속되고,
상기 제 4 트랜지스터 쌍의 상기 트랜지스터 소스는 제 3 전위로 인가되고,
상기 제 3 트랜지스터 쌍의 상기 트랜지스터 드레인은 제 2 전위로 인가되고,
상기 제 5 트랜지스터 쌍의 상기 트랜지스터 채널 통로는 상기 제 6 트랜지스터 쌍의 한 트랜지스터 채널 통로에 직렬로 접속되고, 상기 제 5 트랜지스터 쌍의 다른 트랜지스터 채널 통로는 상기 제 6 트랜지스터 쌍의 다른 트랜지스터 채널 통로에 직렬로 접속되고,
상기 제 5 트랜지스터 쌍의 상기 트랜지스터 게이트는 제 2 전위로 인가되고, 및
상기 제 6 트랜지스터 쌍의 상기 트랜지스터 게이트는 상기 제 6 트랜지스터 쌍의 상기 다른 트랜지스터 소스와 상기 회로 노드의 하나에 접속되고, 그리고 상기 제 6 트랜지스터 쌍의 다른 트랜지스터 게이트는 상기 제 6 트랜지스터 쌍의 한 트랜지스터 소스와 상기 회로 노드의 다른 하나에 접속되는 것을 특징으로 하는 모놀리식 집적 레벨 인버터 회로
[청구항 2]
제 1항에 있어서,상기 트랜지스터의 제 1 터널형은 n-채널이고,그리고상기트랜지스터의제 2 채널형채널인것을특징으로 하는모놀리식 집적 레벨 인버터 회로.
[청구항 3]
제 1항 또는 제 2항에 있어서,상기 제 2 전위가 상기 제 1 전위보다 더 높고, 그리고 상기 제 3 전위보다 더 낮은 것특징으로 하는모놀리식 집적 레벨 인버터 회로,
[청구항 4]
제 1항에 있어서,상기 트랜지스터의 제 1 채널형은 p-채널이고,그리고상기트랜지스터의제 2 채널형채널인것을특징으로 하는모놀리식 집적 레벨 인버터 회로.
[청구항 5]
제 1항 또는 제 4항에 있어서,상기 제 2 전위가 상기 제 1 전위보다 더 낮고 상기 제 3 전위보다 더 높은 것특징으로 하는모놀리식 집적 레벨 인버터 회로.
[청구항 6]
제 2항에 있어서,상기p-채널 트랜지스터가 세 개의 전위 중에서 가장 높은 전위로 인가된 기판부를 가지는 것을특징으로하는모놀라식 집적 레벨 인버터 회로.
[청구항 7]
제 2항에 있어서,상기p-채널 트랜지스터가 세 개의 전위보다 더 높은 전위로 인가된기판부가지는것을특징으로 하는모놀리식 집적 레벨 인버터 회로.
[청구항 8]
제 4항에 있어서,상기p-채널 트랜지스터가 세 개의 전위 중에서 가장 높은 전위로 인가된기판부가지는것을특징으로 하는모놀리식 집적 레벨 인버터 회로.
[청구항 9]
제 4항에 있어서,상기p-채널 트랜지스터가 세 개의 전위보다 더 높은 전위로 인가된기판부가지는것을특징으로 하는모놀리식 집적 레벨 인버터 회로.
[청구항 10]
제 2항에 있어서,상기n-채널 트랜지스터가 세 개의 전위 중에서 가장 낮은 전위로 인가된기판부가지는것을특징으로 하는모놀리식 집적 레벨 인버터 회로.
[청구항 11]
제 2항에 있어서,상기n-채널 트랜지스터가 세 개의 전위보다 더 낮은 전위로 인가된기판부가지는것을특징으로 하는모놀리식 집적 레벨 인버터 회로.
[청구항 12]
제 4항에 있어서,상기n-채널 트랜지스터가 세 개의 전위 중에서 가장 낮은 전위로 인가된기판부가지는것을특징으로 하는모놀리식 집적 레벨 인버터 회로.
[청구항 13]
제 4항에 있어서,상기n-채널 트랜지스터가 세 개의 전위보다 더 낮은 전위로 인가된기판부가지는것을특징으로 하는모놀리식 집적 레벨 인버터 회로.
[청구항 14]
제 1항에 있어서,상기 입력 신호가 제 1 전위 및 제 2 전위와 동일한 일정 전위값을 가지는신호인것을특징으로 하는모놀리식 집적 레벨 인버터 회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
제1항의 모놀리식 집적 레벨 인버터 회로에서 제3 트랜지스터 쌍의 채널 통로와 제4 트랜지스터 쌍의 채널 통로가 결합되어 형성하는 회로 노드는 각각 무엇을 규정하는가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation제3 트랜지스터 쌍과 제4 트랜지스터 쌍의 채널 통로가 결합되어 형성하는 회로 노드가 무엇을 규정하는지 파악해야 한다.
-
2정보 추출
information_extraction청구항 1에서 제3 트랜지스터 쌍의 채널 통로와 제4 트랜지스터 쌍의 채널 통로 간의 연결 관계 및 규정하는 노드에 관한 문구를 추출한다.
- 상기 제 3 트랜지스터 쌍의 상기 한 트랜지스터 채널 통로는 상기 제 4 트랜지스터 쌍의 상기 한 트랜지스터 드레인에서 레벨 인버터 회로의 출력 신호를 위한 제 1 회로 노드를 규정짓는 상기 제 4 트랜지스터 쌍의 상기 한 트랜지스터 채널 통로에 직렬로 접속되고, 상기 제 3 트랜지스터 쌍의 다른 트랜지스터 채널 통로는 상기 제 4 트랜지스터 쌍의 상기 다른 트랜지스터 드레인에서 레벨 인버터 회로의 출력 신호를 위한 제 2 회로 노드를 규정짓는 상기 제 4 트랜지스터 쌍의 상기 다른 트랜티스터 채널 통로에 직렬로 접속되고
-
3근거 선택
evidence_selection제3 트랜지스터 쌍의 채널 통로가 제4 트랜지스터 쌍의 채널 통로와 직렬로 접속되어 제1 및 제2 회로 노드를 규정한다는 구절을 선택한다.
- 상기 제 3 트랜지스터 쌍의 상기 한 트랜지스터 채널 통로는 상기 제 4 트랜지스터 쌍의 상기 한 트랜지스터 드레인에서 레벨 인버터 회로의 출력 신호를 위한 제 1 회로 노드를 규정짓는 상기 제 4 트랜지스터 쌍의 상기 한 트랜지스터 채널 통로에 직렬로 접속되고, 상기 제 3 트랜지스터 쌍의 다른 트랜지스터 채널 통로는 상기 제 4 트랜지스터 쌍의 상기 다른 트랜지스터 드레인에서 레벨 인버터 회로의 출력 신호를 위한 제 2 회로 노드를 규정짓는 상기 제 4 트랜지스터 쌍의 상기 다른 트랜티스터 채널 통로에 직렬로 접속되고,
-
4논리 통합
logical_integration제3 트랜지스터 쌍의 한 채널 통로는 제4 트랜지스터 쌍의 한 채널 통로와 결합되어 제1 회로 노드를 규정하고, 다른 채널 통로는 제4 트랜지스터 쌍의 다른 채널 통로와 결합되어 제2 회로 노드를 규정함을 알 수 있다.
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 제1 회로 노드와 제2 회로 노드를 도출한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
제 1 회로 노드 및 제 2 회로 노드
핵심 해석 (core_interpretation)
제3 트랜지스터 쌍과 제4 트랜지스터 쌍의 채널 통로를 직렬로 연결함으로써 레벨 인버터 회로의 출력 신호를 위한 제1 및 제2 회로 노드를 형성하고 규정하는 기술적 구성에 관한 것이다.