고속 주파수 분할기 회로 document_id 1019920701747

[청구항 1] 주파수 분할기에 있어서 저장 수단을 포함하고 제1주파수신호를 수용하기위한 수단을 포함하고 제1주파수의 약수인 주파수를 가지는 적어도 하나의 클럭신호로 수용하기위한 수단을 포함하고 제1 및 제2논리상태로 세트되도록 채택된 출력을 포함하고 제1주파수신호와 출력에서 약수 주파수신호를 발생하기위한 적어도 하나의 약수 주파수 클럭신호에 응답하는 수단이 세트조건에서 저장수단을 배치하기 위한 제1주파수신호에 응답하는 수단을 포함하고 리세트조건에서 저장수단을 배치하기 위한 적어도 하나의 약수 주파수신호에 응답하는 수단을 포함하고 제1논리상태로 출력을 세트하기위한 리세트조건내에 있는 저장수단에 응답하는 수단을 포함하고 세트조건내에 있는 저장수단과 제2논리상태에 출력을 리세트하기 위한 제1주파수신호에 결합하여 응답하는 수단을 포함하는 주파수 분할기 [청구항 2] 제1항에 있어서,저장수단이 전하를 저장하기 위한 터미날을 포함하고; 약수 주파수는 제1주파수의 ½이 고; 제1주파수 신호는 짝수 및 홀수싸이클을 가지며 각 싸이클은 제1 및 제 2부분을 포함하고; ½주파수 클럭신호는 각 절반 주파수 싸이클내에서 제1및 제2부분을 가지는 제1및 제2위상(phase) 절반 주파수 클럭신호를 포함하고」 제1위상 절반 주파수 클럭신호의 제1부분은 모든 짝수 제1주파수 싸이클의 제1부분과 일치하게되고, 제2위상절반 주파수 클럭신호의 제1부분이 모든 홀수 제1주파수 클럭신호의 제1부분과 일치하고; 세트조건내에 저장수단을 배치하기 위한 수단을 저장수단을 충전하기 위하여 매 싸이클내의 제1주파수신호의 제2부분에 응답하는 수단을 포함하고; 리세트조건내에 저장수단을 배치하기위한 수단이 저장터미날을 방전하기위해 매 싸이클에서 제1 및 제2절반 주파수 클럭신호중 하나의 제1부분에 응답하는 수단포함하는주파수 분할기. [청구항 3] 제2항에 있어서,제1논리상태로 출력을 세트하기위한 수단이 주파수 분할기 출력을 충전하기 위해 충전되는 저장터미날에 응답하는 수단을 포함하고; 제2논리상태로 출력을 리세트하기 위한 수단이 방전되는 저장터미날과 주파수 분할기 출력을 방전하기위한 제1주파수신호의 제1부분에 응답하는 수단포함하는주파수 분할기. [청구항 4] 제3항에 있어서,장터미날을 방전하기 위한 수단이 제1 및 제2위상절반 주파수클럭신호중의 하나를 선택하기 위한 수단을 포함하고 저장터미날을 방전하기 위하여 제1 및 제2위상절반 주파수 클럭신호중 선택된 하나에 응답하는 수단포함하는주파수 분할기. [청구항 5] 제2항에 있어서,및 제2논리상태중 미리 선택된 하나로 출력을 초기에 세트하기 위한 수단포함하는주파수 분할기. [청구항 6] 주파수 분할기에 있어서 저장수단을 포함하는 제1스테이지를 포함하고 제1주파수신호를 수용하기위한 수단을 포함하고 제1주파수의 약수인 주파수를 가지는 적어도 하나의 클럭신호를 수용하기위한 수단을 포함하고 제1 및 제2논리상태를 선택적으로 세트되도록 채택되는 출력을 포함하고 제1주파수신호와 출력에서 약수 주파수신호를 발생하기 위하여 적어도 하나의 약수 주파수 클럭신호에 응답하는 수단이 세트 조건에 저장수단을 배치하기 위하여 제1주파수신호에 응답하는 수단을 포함하고 세트조건에 저장수단을 배치하기 위하여 제1주파수신호에 응답하는 수단을 포함하고 리세트조건에 저장수단을 배치하기 위하여 적어도 하나의 약수 주파수신호에 응답하는 수단을 포함하고 제1논리상태에 출력을 세트하기 위하여 그 리세트조건으로 되도록 저장수단에 응답하는 수단을 포함하고 세트조건 내에 있는 저장수단과 제2논리 상태에 출력을 리세트하기 위하여 제1주파수신호에 결합적으로 응답하는 수단을 포함하는 주파수 분할기 [청구항 7] 제6항에 있어서,약수 주파수 클럭신호는 다수의 서로다른 위상 약수 주파수 클럭신호를 포함하고; 리세트 조건에 저장수단을 배치하기 위하여 적어도 하나의 약수 주파수 신호에 응답하는 수단이 다수의 서로다른 위상 약수 클럭신호중의 하나를 선택하기 위한 수단을 포함하고 선택된 약수 클럭신호의 위상에서의 리세트조건에 저장수단을 배치하기 위하여 선택된 위상 약수 클럭신호에 응답하는 수단포함하는주파수 분할기. [청구항 8] 제6항에 있어서,저장수단이 전하를 저장하기 위한 터미날을 포함하고; 저장수단을 세트조건내에 배치하기위한 수단이 미리 결정된 주파수의 매 싸이클에 한번씩 제1규정조건에 저장터미날을 주기적으로 충전하기 위하여 제1주파수신호에 응답하는 수단을 포함하고; 저장터미날을 리세트조건에 배치하기 위한 수단이 약수 주파수의 매싸이클에 한번씩 저장터미날을 방전하기 위하여 적어도 하나의 약수 주파수신호에 응답하는 수단포함하는주파수 분할기. [청구항 9] 제8항에 있어서,출력을 제1논리상태로 세트하기위한 수단이 제1규정상태로 출력을 충전하기 위하여 방전되는 저장터미날에 응답하는 수단을 포함하고; 출력을 제2논리 상태로 리세트하기 위한 수단이 충전조건 내에 있는 저장터미날과 약수 주파수의 각 싸이클에 한번씩 제2규정 상태로 출력을 방전하기 위한 제1주파수신호에 결합적으로 응답하는 수단포함하는주파수 분할기. [청구항 10] 제9항에 있어서,제1전압을 수용하는 수단을 포함하고; 미리 결정된 주파수의 매 싸이클에 한번씩 저장터미날을 주기적으로 방전하기 위한 수단이 제1전압 수용수단과 게이팅수단을 가지는 저장수단 사이에 연결된 제1디바이스를 포함하고; 미리 결정된 주파수의 매 싸이클에 한번씨 제1디바이스를 통하여 저장터미날에 제1수용전압을 연결하기 위하여 제1디바이스의 게이팅 수단에 제1주파수신호를 가하기 위한 수단포함하는주파수 분할기. [청구항 11] 제10항에 있어서,제2전압을 수용하기 위한 수단을 포함하고; 약수 주파수의 매 싸이클마다 한번씩 제2규정 조건에 저장터미날을 방전하기 위하여 적어도 하나의 약수 주파수 신호에 응답하는 수단이 제2전압 수용수단과 게이팅수단을 포함하는 저장터미날 사이에 연결된 적어도 하나의 제2디바이스를 포함하고; 약수 주파수 클럭신호의 매 싸이클에 한번씩 저장터미날에 제2수용 전압을 연결하기 위하여 게이팅수단에 약수 주파수 수용 클럭신호를 가하기 위한 수단포함하는주파수 분할기. [청구항 12] 제11항에 있어서,제1디바이스가 제1전류 제2전류 및 게이트전극을 가지는 트랜지스터이고; 제1트랜지스터의 제1전극은 제1전압수용수단에 연결되고; 제1트랜지스터의 제2전극은 저장터미날에 연결되고; 제1주파수신호는제1트랜지스터의게이트전극에가해지는주파수 분할기. [청구항 13] 제12항에 있어서,제2디바이스는 제1전류, 제2전류 및 게이트전극을 가지는 제2트랜지스터이고; 제2트랜지스터의 제1전극은 제1전압 수용수단에 연결되고; 제2트랜지스터의 제2전극은 저장터미날에 연결되고; 약수 주파수 클럭신호는제2트랜지스터의게이트전극에가해지는주파수 분할기. [청구항 14] 제13항에 있어서,출력을 제1논리상태에 세트하기 위한 수단이 제1전극, 제2전극 및 게이트전극을 가지는 제3트랜지스터를 포함하고; 제3트랜지스터의 게이트전극이 저장수단에 연결되고; 제3트랜지스터의 제1전극이 제1전압 수용수단에 연결되고; 제3트랜지스터의 제2전극이 출력연결되는주파수 분할기. [청구항 15] 제14항에 있어서,출력을 제2논리 상태에 리세트하기 위한 수단이 제1전극 제2전극 및 게이트전극을 가지는 제4트랜지스터를 포함하고; 제4트랜지스터의 제1전극은 제3트랜지스터의 제2전극에 연결되고; 제4트랜지스터의 게이트전극은 저장수단에 연결되고; 제1주파수의 매 싸이클마다 한번씩 제2전압 수용수단에 제4트랜지스터의 제2전극을 스위치 연결하기 위하여 제1주파수신호에 응답하는 수단포함하는주파수 분할기. [청구항 16] 제15항에 있어서,제1주파수의 매 싸이클마다 한번씩 제2전압 수용수단에 제4트랜지스터의 제2전극을 스위치 연결하기 위한 수단이 제1전극, 제2전극 및 게이트전극을 가지는 제5트랜지스터를 포함하고; 제4트랜지스터의 제2전극에 연결되는 제5트랜지스터의 제1전극을 포함하고: 제2전압 수용수단에 연결된 제5트랜지스터의 제2전극을 포함하고; 제5트랜지스터의 게이트전극에 제1주파수신호를 가하기 위한 수단포함하는주파수 분할기. [청구항 17] 제6항에 있어서,약수 주파수는 제1주파수인주파수 분할기. [청구항 18] 제6항에 있어서,제2스테이지가 각기 입력 및 출력을 가지는 제1 및 제2시프트레지스터를 포함하고; 제2시프트레지스터의 입력에 제1시프트레지스터의 출력을 연결하고, 또한 제1시프트레지스터의 입력에 제2시프트레지스터의 출력을 연결하기 위한 수단을 포함하고; 제1시프트레지스터로부터 제2시프트레지스터까지의 제1상태 신호와 제1상태 출력의 약수 주파수의 ½인 주파수에서 제2시프트 레지스터로부터 제1시프트 레지스터 까지 제2상태 신호를 시프트하기 위하여 제1스테이지의 출력에 응답하는 수단포함하는주파수 분할기. [청구항 19] 제18항에 있어서,시프트 레지스터 스테이지는 각기 입력 및 출력을 가지는 제1 및 제2인버트 수단을 포함하고; 신호를 선택적으로 통과하게하기위한 제1 및 제2전달게이트 수단을 포함하고; 제1 및 제2전달게이트 수단에 제1스테이지의 출력을 가하기 위한수단을 포함하고; 시프트레지스터 입력과 제1인버터 수단의 입력 사이에 연결되는 제1게이트수단을 포함하고; 제1인버터 수단의 출력과 제2인버터 수단의 입력 사이에 연결되는 제2게이트 수단을 포함하고; 시프트 레지스터 스테이지 출력에 연결된 제2인버터 수단의 출력포함하는주파수 분할기. [청구항 20] 제19항에 있어서,약수 주파수의 매 싸이클마다 제1스테이지의 출력에서의 신호가 제1논리상태의 제1부분과 제2논리상태의 제2부분을 포함하고; 약수 주파수 출력 신호의 제1부분내의 제1시프트 레지스터의 제1인버트 수단에 제2시프트 레지스터의 제2인버트 수단을 연결하기 위한 수단을 포함하는 제1시프트 레지스터의 제1게이트수단을 포함하고; 약수 주파수 출력 신호의 제1부분내에 제2시프트레지스터의 제 1인버트 수단에 제1시프트레지스터의 제2인버트 수단을 연결하기 위한 수단을 포함하는 제2시프트레지스터의 제1게이트 수단을 포함하고; 약수 주파수 출력 신호의 제2부분내에 제 1시프트레지스터의 제2인버트 수단에 제1시프트레지스터의 제1인버트수단을 연결 하기 위한 수단을 포함하는 제1시프트 레지스터의 제2게이트 수단을 포함하고; 약수 주파수 출력신호의 제2부분내에 제2시프트 레지스터의 제2인버트 수단에 제2시프트 레지스터의 제1인버트 수단을 연결자기위한 수단을 포함하는 제2시프트 레지스터의 제2게이트 수단을 포함하므로서, 제2시프트레지스터의 출력에서의 신호가 제1스테이지 출력신호의 약수 주파수인주파수 분할기. [청구항 21] 주파수 분할기 회로에 있어서 각기 입력 및 출력을 가지는 제1, 제2, 제3, 제4, 제5 및 제6 인버터를 포함하고 제1 및 제2 입력/출력, 제1제어터미날 및 제2제어터미날을 각기 가지는 제1, 제2, 제3 및 제4전달 게이트를 포함하고 제1인버터의 입력과 제1및 제3전달게이트의 제2제어터미날과 제2 및 제4전달게이트의 제1제어터미날에 연결 회로입력터미날을 을 포함하고 제1 및 제3전달게이트의 제1제어터미날과 제2 및 제4전달게이트의 제2제어터미날에 연결된 제1인버터의 출력을 포함하고 제 1 및 제3전달게이트의 제1제어터미날과 제2 및 제4전달게이트의 제2제어터미날에 연결된 제1인버터의 출력을 포함하고 제2인버터의 입력에 연결되는 제1전달게이트의 제2입력/출력을 포함하고 제2전달게이트의 제 1입력 /출력에 연결되는 제2인버터의 출력을 포함하고 제3인버터의 입력에 연결되는 제2전달게이트의 제2입력/출력을 포함하고 제3전달게이트의 입력/출력에 연결되는 제3인버터의 출력을 포함하고 제4인버터의 입력에 연결되는 제3전달게이트의 제2입력/출력을 포함하고 제4전달게이트의 제1입력 /출력에 연결되는 제4인버터의 출력을 포함하고 제5인버터의 입력에 연결되는 제4전달게이트의 제2입력/출력을 포함하고 제6인버터의 입력과 제1전달게이트의 제1입력/출력에 연결되는 제5인버터의 출력을 포함하고 회로 출력터미날에 연결되는 제6인버터의 출력을 포함하고 출력 신호레벨을 선택적으로 설정하기위한 전달게이트의 제2입력/출력에 연결된 세팅수단을 포함하는 주파수 분할기 회로 [청구항 22] 제21항에 있어서,입력 및 출력을 각기 가지는 제7 및 제8인버터를 포함하고; 회로 입력터미날에 연결되는 제7인버터의 입력과 제8인버터의 입력에 연결된 제7인버터의 출력을 포함하고; 회로 입력터미날이 제7 및 제8인버터를 통하여 제어터미날에 연결되는 제1 및 제3전달게이트의 제2제어터미날과 제2 및 제4전달게이트의 제1제어터미날에 연결된 제8인버터의 출력포함하는주파수 분할기 회로. [청구항 23] 제22항에 있어서,세팅수단이 제어터미날, 제 1, 제2출력터미날 및 입력 및 출력을 가지는 제9인버터를 각기 가지는 제1, 제2, 제3, 제4, 제5 및 제6트랜지스터를 포함하고; 제1 및 제4트랜지스터의 제1출력터미날이 제9인버터의 출력에 연결되고; 제2 및 제3트랜지스터의 제1출력터미날이 제9인버터의 입력에 연결되고; 모든 트랜지스터의 제어터미날이 세트터미날에 함께 연결되고; 제1트랜지스터의 제2출력터미날이 제5트랜지스터의 제1출력터미날에 연결되고; 제5트랜지스터의 제2출력터미날이 제1전달게이트의 제2입력/출력 터미날에 연결되고; 제5트랜지스터의 제어터미날이 제1전달게이트의 제2제어 터미날에 연결되고; 제2트랜지스터의 제2출력터미날이 제2전달게이트의 제2입력/출력에 연결되고; 제4트랜지스터의 제2출력터미날이 제6트랜지스터의 제1출력터미날에 연결되고; 제6트랜지스터의 제2출력터미날이 제3전달게이트의 제2입력/출력 터미날에 연결되고; 제6트랜지스터의 제어터미날이 제3전달게이트의 제2제어 터미날에 연결되고; 제4트랜지스터의 제2출력터미날이 제4전달게이트의 제2입력/출력 터미날연결되는주파수 분할기 회로. [청구항 24] 제23항에 있어서,트랜지스터가 게이트, 드레인 및 소스를 가지는 전계효과트랜지스터인주파수 분할기 회로. [청구항 25] 제24항에 있어서 각 트랜지스터가 n-채널 전계효과트랜지스터인주파수 분할기 회로. [청구항 26] 제25항에 있어서,채널 트랜지스터가 박막 전계효과트랜지스터인주파수 분할기 회로. [청구항 27] 주파수 분할기 회로에 있어서 제어터미날과 제1 및 제2출력터미날을 각기 가지는 제1도전율 형식의 제1 및 제2트랜지스터를 포함하고 제어터미날과 제1 및 제2출력터미날을 각기 가지는 제2도전율 형식의 제3, 제4, 제5, 제6, 제7 및 제8트랜지스터를 포함하고 입력과 출력을 가지는 인버터를 포함하고 제1 및 제8트랜지스터의 제어터미날에 연결 제1회로 입력터미날을 을 포함하고 제3트랜지스터의 제어터미날에 연결 제2회로 입력터미날을 을 포함하고 제4트랜지스터의 제어터미날에 연결 제3회로 입력터미날을 을 포함하고 제5트랜지스터의 제어터미날에 연결 제4회로 입력터미날을 을 포함하고 제5트랜지스터의 제어터미날에 연결된 인버터의 출력을 포함하고 제2 및 제7트랜지스터의 제1출력터미날에 연결 회로 출력터미날을 을 포함하고 제2 및 제7트랜지스터의 제어터미날에 연결된 제1, 제3 및 제5트랜지스터의 제1출력터미날을 포함하고 제1출력터미날, 제4트랜지스터에 연결된 제3트랜지스터의 제2출력 터미날을 포함하고 제6트랜지스터의 제1출력터미날에 연결 제5트랜지스터의 제2출력 력 터미날을 포함하고 제8트랜지스터의 제1출력터미날에 연결된 제7트랜지스터의 제2출력 터미날을 포함하는 주파수 분할기 회로 [청구항 28] 제27항에 있어서,세트 입력터미날에 연결된 제어터미날과 인버터의 출력에 연결된 제1출력터미날과 회로 출력터미날에 연결된 제2출력터미날을 가지는 제2도전을 형식의 제9트랜지스터포함하는주파수 분할기 회로. [청구항 29] 제28항에 있어서,및 제2트랜지스터의 제2출력터미날이 함께 연결되고, 제4, 제6 및 제8트랜지스터의 제2출력터미날함께 연결된주파수 분할기 회로. [청구항 30] 제29항에 있어서,트랜지스터가 전계효과트랜지스터인주파수 분할기 회로. [청구항 31] 제30항에 있어서,트랜지스터가 mos트랜지스터이고, 제 1 및 제2트랜지스터가 p-채널트랜지스터이고, 제3, 제4, 제5, 제6, 제7 및 제8트랜지스터가 n-채 널트랜지스터인주파수 분할기 회로. [청구항 32] 제31항에 있어서,트랜지스터가박막 트랜지스터인주파수 분할기 회로. [청구항 33] 주파수 분할기 회로에 있어서 제1스테이지가 제어터미날과 제1 및 제2출력터미날을 각기 가지는 제1도전을 형식의 제1 및 제2트랜지스터를 포함하고 제어터미날과 제1 및 제2출력터미날을 각기 가지는 제2도전율 형식의 제3, 제4, 제5, 제6, 제7 및 제8트랜지스터를 포함하고 입력 및 출력을 가지는 인버터를 포함하고 제1 및 제8트랜지스터의 제어터미날에 연결 제1회로 입력터미날을 을 포함하고 제3트랜지스터의 제어터미날에 연결 제2회로 입력터미날을 을 포함하고 제4트랜지스터의 제어터미날에 연결 제3회로 입력터미날을 을 포함하고 제5트랜지스터의 제어터미날에 연결 제4회로 입력터미날을 을 포함하고 제5트랜지스터의 제어터미날에 연결된 인버터의 출력을 포함하고 제2 및 제7트랜지스터의 제1출력터미날에 연결된 제1스테이지 회로 출력 터미날을 포함하고 제2 및 제7트랜지스터의 제어터미날에 연결된 제 1, 제 3 및 제5트랜지스터의 제1출력터미날을 포함하고 제1출력터미날, 제4트랜지스터에 연결된 제3트랜지스터의 제2출력 터미날을 포함하고 제6트랜지스터의 제1출력터미날에 연결된 제5트랜지스터의 제2출력 터미날을 포함하고 제8트랜지스터의 제1출력터미날에 연결된 제7트랜지스터의 제2출력터미날을 포함하고 제2스테이지가 입력 및 출력을 각기 가지는 제1, 제2, 제3, 제4, 제5 및 제6인버터를 포함하고 제1 및 제2입력/출력, 제1제어터미날 및 제2제어터미날을 각기 가지는 제1, 제2, 제3 및 제4전달게이트를 포함하고 제1인버터의 입력과 제1 및 제3전달게이트의 제2제어터미날과 제2 및 제4전달게이트의 제1제어터미날에 연결된 제2스테이지 회로 입력 터미날을 포함하고 제1 및 제3전달게이트의 제1제어터미날과 제2 및 제4전달게이트의 제2제어터미날에 연결된 제1인버터의 출력을 포함하고 제2인버터의 입력에 연결된 제1전달게이트의 제2입력/출력을 포함하고 제2전달게이트의 제1입력/출력에 연결된 제2인버터의 출력을 포함하고 제3인버터의 입력에 연결된 제2전달게이트의 제2입력/출력을 포함하고 제3전달게이트의 입력/출력에 연결된 제3인버터의 출력을 포함하고 제4인버터의 입력에 연결된 제3전달게이트의 제2입력/출력을 포함하고 제4전달게이트의 제 1입력/출력에 연결된 제4인버터의 출력을 포함하고 제5인버터의 입력에 연결된 제4전달게이트의 제2입력 /출력을 포함하고 제6인버터의 입력과 제 1전달게이트의 제 1입력/출력에 연결된 제5인버터의 출력을 포함하고 회로 출력터미날에 연결된 제6인버터의 출력을 포함하고 출력 신호레벨을 선택적으로 세팅하기 위해 전달게이트의 제2입력/출력에 연결된 세팅수단을 포함하는 주파수 분할기 회로 [청구항 34] 주파수 분할기 회로에 있어서 제1스테이지가 저장수단을 포함하고 제1주파수신호를 수신 수단을 포함하고 제1주파수의 약수인 주파수를 가지는 적어도 하나의 클럭신호로 수신하기위한 수단을 포함하고 제1 및 제2논리상태로 선택적으로 세트되어지도록 채택되는 제1스테이지 출력을 포함하고 제1스테이지 출력에서 약수 주파수신호를 발생하기 위하여 제1주파수 신호와 적어도 하나의 약수 주파수 클럭신호에 응답하는 수단이 세트조건에 저장수단을 설정하기 위하여 제1주파수신호에 응답하는 수단을 포함하고 리세트조건에 저장수단을 설정하기 위하여 적어도 하나의 약수 주파수신호에 응답하는 수단을 포함하고 제1논리상태로 출력을 세트하기 위해 리세트조건으로되는 저장수단에 응답하는 수단을 포함하고 제2논리 상태로 출력을 리세트하기 위해 세트조건으로되는 저장수단과 제1주파수신호에 결합응답하는 수단을 포함하고 제2스테이지가 입력 및 출력을 각기 가지는 제1 및 제2시프트레지스터를 포함하고 제1스테이지의 출력터미날에 연결된 제1시프트레지스터의 제어 터미날을 포함하고 제2시프트레지스터의 입력에 제1시프트 레지스터의 출력을 연결하고, 제1시프트 레지스터의 입력에 제2시프트 레지스터의 출력을 연결하기위한 수단을 포함하고 제1시프트 레지스터에 제1상태신호를 초기에 저장하고, 제2시프트 레지스터에 제2상태 신호를 초기에 저장하기 위한 수단을 포함하고 제1스테이지 출력의 약수 주파수의 ½인 주파수에서 제1시프트 레지스터로부터 제2시프트 레지스터까지 제1상태신호를 시프트하고, 제2시프트 레지스터로부터 제1시프트 레지스터까지 제2상태신호를 시프트하기위하여 제1스테이지의 출력에 응답하는 수단을 포함하는 주파수분할기 회로