첩합층을 가진 반도체디바이스와 그 제조방법 document_id 1019930000252

[청구항 2] 제1항에 있어서,상기 두께조정층이 상기 커패시터전극 도전층과 대략 같은 두께로 형성되고, 상기 커패시터대향전극 도전층이 상기 커패시터절연막박 및 상기 두께조정층형성되어 있는반도체메모리디바이스. [청구항 3] 제2항에 있어서,상기 커패시터대향전극 도전층에 지지기판이 첩합되어 평탄화층형성되어 있는반도체메모리디바이스. [청구항 4] 제3항에 있어서,상기 커패시터대향전극 도전층이 상기 평탄화 층을 형성하는 개재층으로서,상기커패시터절연박막및상기두께조정층의위대략평탄하게형성되어 있는반도체메모리디바이스. [청구항 5] 제4항에 있어서,상기 커패시터대향전극 도전층의 돌기부분과,상기두께조정층의돌기부분접근하여형성되어 있는반도체메모리디바이스. [청구항 6] 제5항에 있어서,상기 반도체층과 상기 커패시터와의 사이에 제1의 절연층이 형성되고, 상기 반도체층에서는 1조의 확산영역이 형성되고, 이 절연층에 형성된 1의 콘택트공을 통해 상기 반도체층에 형성된 한쪽의 확산영역과 상기 커패시터전극층접속되어 있는반도체메모리디바이스. [청구항 7] 제6항에 있어서,상기 두께조정층이 도전성 재료로 형성되고, 상기 두께조정층과 상기 커패시터대향전극 도전층과의 사이에 제2의 절연층형성되어 있는반도체메모리디바이스. [청구항 8] 제7항에 있어서,상기 두께조정층의 전위가 그라운드전위와 이 반도체디바이스의 전원전압과의 사이의 소정의 값설정되어 있는반도체메모리디바이스. [청구항 9] 제8항에 있어서,상기제1의 졀연층의 위에 상기 반도체층과 동등한 부가적인 반도체층이 형성되고, 상기 제1의 절연층에는 제2의 콘택트공이 형성되고, 상기 콘택트 공을 통해 상기 부가적인 반도체층과 상기 두께조정층접속되어 있는반도체메모리디바이스. [청구항 10] 제9항에 있어서,상기 두께조정층에 소정의 전위를 인가하고, 상기 반도체층에 형성되는 트랜지스터의 한계조정하는반도체메모리디바이스. [청구항 11] 제10항에 있어서,의 절연층에 제3의 콘택트공이 형성되고, 이 제2의 콘택트공을 통해 상기 두께조정층과 상기 커패시터대향전극 도전층접속되어 있는반도체메모리디바이스. [청구항 12] 제8항에 있어서,의 절연층에 제3의 콘택트공이 형성되고, 이 제3의 콘택트공을 통해 상기 두께조정층과 상기 커패시터대향전극 도전층접속되어 있는반도체메모리디바이스. [청구항 13] 제2항에 있어서,상기 두께조정층이 도전성 재료로 형성되고, 상기 두께조정층과 상기 커패시터대향전극 도전층과의 사이의 제2의 절연층형성되어 있는반도체메모리디바이스. [청구항 14] 제13항에 있어서,상기 두께조정층의 전위가 그라운드전위와 이 반도체메모리디바이스의 전원전압과의 사이에 소정의 값설정되어 있는반도체메모리디바이스. [청구항 15] 제14항에 있어서,의 절연층에 제3의 콘택트공이 형성되고, 이 제3의 콘택트 공을 통해 상기 두께조정층과 상기 커패시터대향전극 도전층접속되어 있는반도체메모리디바이스. [청구항 16] 제1항에 있어서,상기 반도체층에 트랜지스터의 드레인영역 및 소스영역을 구성하는 1조의 확산영역이 형성되고, 상기 반도체층의 다른쪽의 면측에 게이트절연막을 통해 상기 트랜지스터의 게이트전극형성되어 있는반도체메모리디바이스. [청구항 17] 제16항에 있어서,상기 커패시터는 데이터기억요소로서 기능하고, 상기 커패시터전극 도전층은 이 메모리 기억요소로서 필요한 전하축적을 확보할 만큼의 두께형성되어 있는반도체메모리디바이스. [청구항 18] 제17항에 있어서,상기 트랜지스터의 게이트전극의 위에 비트선형성되어 있는반도체메모리디바이스. [청구항 19] 제18항에 있어서,형성영역이 어레이형으로 배설되고, 상기 셀비형성영역이 이 어레이의 주위규정되어 있는반도체메모리디바이스. [청구항 21] 제20항에 있어서,상기 더미패턴층은 상기 커패시터대향전극 도전층에 전기적접속되어 있는반도체메모리디바이스. [청구항 22] 제21항에 있어서,상기 더미패턴층은 그라운드레벨로부터 상기 반도체메모리디바이스의 전원전압까지의 범위내의 일정전위설정되어 있는반도체메모리디바이스. [청구항 29] 제28항에 있어서,반도체층의 다른쪽의 면에 게이트절연층을 형성하는 공정과, 이 게이트절연층에 게이트전극층을 형성하는 공정더 구비하는soi형 반도체디바이스의 제조방법.