문맥 (context)
[청구항 2]
제1항에 있어서,상기 게이트전극 및 상기 게이트배선층nan은금속실리사이드층구성되어있는것을특징으로 하는반도체장치.
[청구항 3]
제1항에 있어서,상기 게이트전극 및 상기 게이트배선층은 폴리실리콘층 금속실리사이드층이 적층된폴리사이드구조로이루어지는것을특징으로 하는반도체장치.
[청구항 4]
제1항 내지 제3항의 어느 한 항에 있어서,상기v족도판트는 비소, 인 및 안티몬에서 선택되는 적어도 한종류이며 ⅲ족도판트는 붕소 및 할로겐화붕소에서 선택되는종류인것을특징으로 하는반도체장치.
[청구항 5]
제4항에 있어서,상기 할로겐화붕소는불화붕소인것을특징으로 하는반도체장치.
[청구항 6]
제1항 내지 제5항의 어느 한 항에 있어서,상기 금속실리사이드층에 있어서는 상기 ⅲ족도판트 및 v족도판트의 적어도 한 쪽으로 이루어지는불순물의농도3이하인것을특징으로 하는반도체장치.
[청구항 7]
제6항에 있어서,상기 ⅲ족도판트 및 v족도판트의 적어도 한 쪽으로 이루어지는불순물의농도3이하인것을특징으로 하는반도체 장치.
[청구항 8]
제1항 내지 제5항의 어느 한 항에 있어서,상기 ⅲ족도판트의 농도는 1.9×1020 atoms cm-3이하이며 v족도판트의농도3이하인것을특징으로 하는반도체장치.
[청구항 9]
제1항 내지 제5항의 어느 한 항에 있어서,상기p채널mos소자의 게이트전극에 포함되는 ⅲ족도판트는 불화붕소이며 그붕소의농도3이하인것을특징으로 하는반도체장치.
[청구항 10]
제1항 내지 제7항의 어느 한 항에 있어서,상기 금속실리사이드층을 형성하는 금속은 폴리브덴, 텅스텐, 크롬, 니켈, 티탄, 버나듐, 동, 금, 백금 납, 파라듐, 망간, 철, 코발트 및 알루미늄에서 선택되는종류인것을특징으로 하는반도체장치.
[청구항 11]
제1항 내지 제3항의 어느 한 항에 있어서,상기 게이트전극에는 소스/드레인영역에 도입되는도판트포함되지않는것을특징으로 하는반도체장치.
[청구항 18]
제17항에 있어서,상기 공정(d)에서 형성되는 레지스트마스크는 상기 공정 (d)에서 형성된 레지스트마스크에 대하여 약 4㎛ 겹치는상태형성되는것을특징으로 하는반도체장치의 제조방법.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
제1항 내지 제5항 중 어느 한 항에 따른 반도체장치에서, 게이트전극 및 게이트배선층이 폴리사이드 구조로 이루어질 경우 해당 구조를 구성하는 층들의 적층 관계는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation게이트전극 및 게이트배선층이 폴리사이드 구조일 때, 이를 구성하는 층들의 적층 관계를 파악해야 한다.
-
2정보 추출
information_extraction청구항 3에서 폴리사이드 구조의 구성을 정의하는 문구를 추출한다.
- 상기 게이트전극 및 상기 게이트배선층은 폴리실리콘층 금속실리사이드층이 적층된폴리사이드구조로이루어지는것을특징으로 하는반도체장치
-
3근거 선택
evidence_selection적층 관계를 직접적으로 명시한 '폴리실리콘층 금속실리사이드층이 적층된' 구절을 선택한다.
- 폴리실리콘층 금속실리사이드층이 적층된폴리사이드구조
-
4논리 통합
logical_integration폴리사이드 구조는 폴리실리콘층과 금속실리사이드층이 서로 적층되어 형성됨을 알 수 있다.
-
5결론 도출
conclusion_formulation게이트전극 및 게이트배선층의 폴리사이드 구조는 폴리실리콘층과 금속실리사이드층이 적층된 구조이다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 질문에 대한 답변을 작성한다.
최종 답변 (final_answer)
게이트전극 및 게이트배선층이 폴리사이드 구조로 이루어질 경우, 해당 구조는 폴리실리콘층과 금속실리사이드층이 적층된 형태로 구성된다.
핵심 해석 (core_interpretation)
본 발명은 게이트전극 및 게이트배선층을 폴리실리콘층과 금속실리사이드층의 적층 구조인 폴리사이드 구조로 형성하는 기술적 구성을 포함한다.