고밀도의 프로그램 가능 논리 기기용 호환성 동기 / 비동기 셀구조 document_id 1019930015071

[청구항 2] 제1항에 있어서,각각의 프로그램 가능 논리블록셀은 출력선을 구비하며, 상기 프로그랙 가능 논리기기 셀 구조는, 상기 프로그램 가능 논리블록셀의 상기 출력선에 연걸된 입력선 및 출력선을 구비하는 프로그램 가능 출력 스위치 매트릭스의 서브-뱅크구성됨을특징으로 하는집적회로. [청구항 3] 제2항에 있어서,상기 프로그램 가능 논리기기셀 구조는, 상기 출력 스위치 매트릭스의 출력선에 연결된 입력선을 구비하는 입력/출력매크로셀구성됨을특징으로 하는집적회로. [청구항 4] 제2항에 있어서,상기 프로그램 가능 논리기기셀 구조는, 상기 프로그램 가능 논리블록 셀의 상기 출력선에 연결된 제1입력선을 구비하는 프로그램 가능 입력 스위치 매트릭스의 서브-뱅크구성됨을특징으로 하는집적회로. [청구항 6] 제5항에 있어서,각각의 프로그램 가능 논리블록 셀은 다수의 곱셈항과, 다수의 입력선과 한 출력선을 구비한 논리게이트 수단으로 또한 구성되고, 상기 다수의 곱셈항중에서 하나의 곱셈항은 프로그랙 가능하게 하나의 논리게이트 입력선에 연결되고 논리게이트 입력선으로 부터 분리되며, 상기 다수의 곱셈항중에서 나머지 곱셈항은 상기 논리게이트 수단의 입력선에 고정하여연결됨을특징으로 하는집적회로. [청구항 7] 제6항에 있어서,상기 프로그램 가능 논리블록 셀은 적어도 하나의 입력선과 출력선을 갖춘 프로그램 가능 논리 매크로셀 수단과, 상기 논리게이트 수단의 출력선에 연결된 입력선과 다수의 출력선을 갖추며, 상기 프로그램 가능 논리 매크로셀 수단의 적어도 하나의 입력선에 선택적이면서 동작적으로 연결되며 분리되고, 상기 입력선을 상기 다수의 출력선중에서 한 출력선에 프로그램 가능하게 연결하고, 상기 입력선을 상기 다수의 출력선중에서 나머지 출력선에 프로그램 가능하게 분리하는 논리할당기수단등구성됨을특징으로 하는집적회로. [청구항 8] 제7항에 있어서,상기 프로그램 가능 논리 매크로셀은 상기 프로그램 가능 논리 매크로셀 수단의 입력선에 동작적으로 연결되며, 출력단자와 입력단자를 구비한 프로그램 가능 논리수단과, 논픽신호의 극성을 제어하기 위하여 상기 프로그램 가능 논리수단에 동작적으로 연결된 극성제어 수단으로 또한 구성되고, 제1모드 동작에서 상기 극성제어수단은 입력신호에 웅답하여 제1출력신호를 발생하며, 제2모드 동작에서, 상기 극성제어수단은 상기 입력신호에 응답하여상기제1출력신호의역인제2출력신호발생함을특징으로 하는집적회로. [청구항 9] 제8항에 있어서,상기 극성제어수단은, 1)상기 프로그램 가능 논리 매크로셀 입력선에 연결된 제1입력단자, 2)제1신호 및 제2신호를 수행하는 선에 연결된 제2입력단자와, 3)상기 논리 게이트 출력신호용이며, 상기 프로그램 가능 논리수단의 상기 입력단자에 연결된 출력선을 갖춘논리게이트구성됨을특징으로 하는집적회로. [청구항 10] 제9항에 있어서,상기제1 및 제2신호를 수행하는 상기 선은 상기 클러스터로 부터 상기 하나의 프로그램 가능하게 연결하고 분리하는곱셈항연결됨을특징으로 하는집적회로. [청구항 11] 제9항에 있어서,상기 논리게이트 수단의 한 입력선으로부터 상기 하나의 프로그램 가능하게 연결하고 분리하는 곱셈항은 상기 논리게이트 수단의 상기 한 입력선으로 부터 분리될 때까지 상기 첫번째 언급된 논리게이트와 상이한제2논리게이트의제1입력단자연결됨을특징으로 하는집적회로. [청구항 12] 제11항에 있어서,상기 극성제어수단은 제1전압레벨에 연결된 제1입력단자와, 제2전압레벨에 연결된 제2입력단자와 상기 제2논리게이트의 제2입력단자에 연결된 출력 단자를 갖춘 프로그램 가능 멀티플렉서로 또한 구성되며, 입력신호 선택신호에 응답하여, 상기 프로그램 가능 멀티플렉서는 상기 하나의 입력단자위의 신호를 상기 출력단가지통과시킴을특징으로 하는집적회로. [청구항 13] 제12항에 있어서,상기 제2논리게이트의 출력단자는 상기 제1 및 제2신호를 수행하는상기선연결됨을특징으로 하는집적회로. [청구항 14] 제13항에 있어서,상기제1 및 제2논리게이트는 배타적 or논리게이트구성됨을특징으로 하는집적회로. [청구항 15] 제8항에 있어서,상기 프로그램 가능 논리수단은 d-타입 플립플롭, t-타입 플립플롭, 래치 및 구성선택 신호에 응답하는 조합신호선로로 이루어진 그룹중 어느하나구성됨을특징으로 하는집적회로. [청구항 16] 제15항에 있어서,상기 프로그램 가능 논리수단은 상기 구성선택신호를 제공하기 위한수단구성됨을특징으로 하는집적회로. [청구항 17] 제8항에 있어서,상기 프로그램 가능 논리수단은 클럭/래치 인에이블단자구비함을특징으로 하는집적회로. [청구항 18] 제17항에 있어서,상기 프로그램 가능 논리 매크로셀 수단은 상기 프로그램 가능 논리수단의 클럭/래치 인에이블 단자에 연결된 출력단자와 다수의 입력단자를 구비하며, 상기 입력선택신호에 대응하여 선택된 입력단자위의 신호를 상기 출력단자까지 통과시키는 프로그랙 가능 클럭멀티플렉서 수단과, 상기 프로그램 가능 클럭 멀티플렉서 수단에 동작적으로 연결되어 상기 입력 선택신호를 제공하기 위한수단구성됨을특징으로 하는집적회로. [청구항 19] 제8항에 있어서,상기 프로그램 가능 논리수단nan은비동기프리세트단자와비동기리세트단자구성됨을특징으로 하는집적회로. [청구항 20] 제19항에 있어서,상기 프로그램 가능 어레이 수단nan은다수의제어곱셈항포함함을특징으로 하는집적회로. [청구항 21] 제20항에 있어서,상기 프로그램 가능 논리수단은 제1 및 제2입력단자, 비동기 프리세트 출력단자 및, 비동기 리세트 출력단자를 구비한 프로그램 가능 신호코넥터 수단으로 또한 구성되고, 상기 프로그램 가능 신호코넥터 수단의 비동기 프리세트 단자는 상기 프로그램 가능 논리수단의 비동기 프리세트 단자에 연결되며 상기 프로그램 가능 신호코넥터 수단의 비동기 리세트 단자는 상기 프로그램 가능 논리수단의 비동기 리세트 단자에 연결되며, 입력선택신호의 제1레벨에 응답하여, 상기 프로그램 가능 신호코넥터 수단은 상기 제1입력단자를 상기 비동기 리세트단자에 연결하며, 상기 제2입력단자를 상기 비동기 프리세트 단자에 연결하고, 상기 입력선택신호의 제2레벨에 응답하여, 상기 프로그램 가능 신호코넥터 수단은 상기 제2입력단자를 상기 비동기 리세트단자에 연결하며,상기제1입력단자를상기비동기프리세트단자연결함을특징으로 하는집적회로. [청구항 22] 제21항에 있어서,상기 다수의 제어곱셈항내에 제1곱셈항은 상기 프로그램 가능 신호코넥터의 제1입력단자에 연결되고, 상기 다수의 제어곱셈항내에 제2곱셈항은 상기 프로그램 가능 신호코넥터의제2입력단자연결됨을특징으로 하는집적회로. [청구항 24] 제23항에 있어서,상기 프로그램 가능 논리블록 셀은 적어도 하나의 입력선과 출력선을 갖춘 프로그램 가능 논리 매크로셀 수단과, 상기 논리게이트 수단의 출력선에 연결된 입력선과 다수의 출력선을 갖추며, 상기 프로그램 기능 논리 매크로셀 수단의 적어도 하나의 입력선에 선택적이면서 동작적으로 연결되며 분리되고, 상기 입력선을 상기 다수의 출력선중에서 한 출력선에 프로그램 가능하게 연결하고, 상기 입력선을 상기 다수의 출력선중에서 나머지 출력선에 프로그램 가능하게 분리하는 논리할당기수단등구성됨을특징으로 하는집적회로. [청구항 26] 제25항에 있어서,상기 극성제어수단은, 1)상기 프로그램 가능 논리 매크로셀 입력선에 연결된 제1입력단자, 2)제1신호 및 제2신호를 수행하는 선에 연결된 제2입력단자와, 3)상기 논리 게이트 출력신호용이며, 상기 프로그램 가능 논리수단의 상기 입력단자에 연결된 출력선을 갖춘논리게이트구성됨을특징으로 하는집적회로. [청구항 27] 제26항에 있어서,상기제1 및 제2신호를 수행하는 상기 선은 상기 다수의 곱셈항내에 상기 하나의 프로그램 가능하게 연결하고 분리하는곱셈항연결됨을특징으로 하는집적회로. [청구항 28] 제26항에 있어서,상기 다수의 곱셈항안에 상기 프로그램 가능하게 연결하고 분리하는 곱셈항중 하나의 곱셈항은 상기 논리게이트 수단의 한 입력선으로 부터 분리될 때까지 상기 첫번째 언급된 논리게이트와 상이한제2논리게이트의제1입력단자연결됨을특징으로 하는집적회로. [청구항 29] 제28항에 있어서,상기 극성제어수단은 제1전압레벨에 연결된 제1입력단자, 제2전압레벨에 연결된 제2입력단자와 상기 제2논리게이트의 제2입력단자에 연결된 출력단자를 갖춘 프로그램 가능 멀티플렉서로 또한 구성되며, 입력신호 선택신호에 응답하여, 상기 프로그램 가능 멀티플렉서는상기하나의입력단자위의신호를상기출력단자통과시킴을특징으로 하는집적회로. [청구항 30] 제29항에 있어서,상기 제2논리게이트외 출력단자는 상기 제1 및 제2신호를 수행하는상기선연결됨을특징으로 하는집적회로. [청구항 31] 제30항에 있어서,상기제1 및 제2논리게이트는 배타적 or논리게이트구성됨을특징으로 하는집적회로. [청구항 32] 제25항에 있어서,상기 프로그램 가능논리수단은 d-타입 플립플롭, t-타입 플립플롭, 래치 및 구성선택 신호에 웅답하는 조합신호선로로 이루어진 그룹중 어느하나구성됨을특징으로 하는집적회로. [청구항 33] 제32항에 있어서,상기 프로그램 가능 논리수단은 상기 구성선택신호를 제공하기 위한수단구성됨을특징으로 하는집적회로. [청구항 34] 제25항에 있어서,상기 프로그램 가능 논리수단은 클럭/래치 인에이블단자구비함을특징으로 하는집적회로. [청구항 35] 제34항에 있어서,상기 프로그램 가능 논리 매크로셀 수단은 상기 프로그램 가능 논리수단의 클럭/래치 인에이블 단자에 연결된 출력단자와 다수의 입력단자를 구비하며, 상기 입력선택신호에 대웅하여 선택된 입력단자위의 신호를 상기 출력 단자까지 통과시키는 프로그램 가능 클럭멀티플렉서 수단과, 상기 프로그램 가능 플럭멀티플렉서 수단에 동작적으로 연결되어 상기 입력선택신호를 제공하기 위한수단구성됨을특징으로 하는집적회로. [청구항 36] 제35항에 있어서,상기 하나의 곱셈항이 상기 곱셈항 클러스터로 부터 분리되고 나서 개별적인 클럭신호를 상기 프로그램 가능 클럭멀티플렉서에 제공할 때, 상기 다수의 곱셈항내에 상기 프로그램 가능하게 연결하고 분리하는 곱셈항중 하나의 곱셈항은 상기 프로그램 가능 클럭 멀티플렉서 수단의 한입력단자연결됨을특징으로 하는집적회로. [청구항 37] 제25항에 있어서,상기 프로그램 가능논리수단nan은비동기프리세트단자와비동기리세트단자구성됨을특징으로 하는집적회로. [청구항 38] 제37항에 있어서,상기 프로그램 가능 논리수단은 제1 및 제2입력단자, 비동기 프리세트 출력단자 및, 비동기 리세트 출력단자를 구비한 프로그램 가능 신호코넥터 수단으로 또한 구성되고, 상기 프로그램 가능 신호코넥터 수단의 비동기 프리세트 단자는 상기 프로그램 가능 논리수단의 비동기 프리세트 단자에 단자에 연결되며, 상기 프로그램 가능 신호코넥터 수단의 비동기 리세트 단자는 상기 프로그램 가능논리수단의 비동기 리세트 단자에 연결되고, 입력선택신호의 제1레벨에 응답하여, 상기 프로그램 가능 신호코넥터 수단은 상기 제1입력단자를 상기 비동기 리세트단자에 연결하며, 상기 제2입력단자를 상기 비동기 프리세트 연결하며, 상기 입력선택 신호의 제2레벨에 응답하여, 상기 프로그램 가능 신호코넥터 수단은 상기 제2입력단자를 상기 비동기 리세트단자에 연결하며,상기제1입력단자를상기비동기프리세트단자연결함을특징으로 하는집적회로. [청구항 39] 제38항에 있어서,상기 하나의 곱셈항이 상기 논리게이트 수단의 입력선중 하나로 부터 분릭되고 나서 개별적인 비동기 제어곱셈항을 상기 프로그램 가능 논리수단으로 이용가능하게 만들 때, 상기 다수의 곱셈항내에 상기 프로그램 가능하게 연결하고 분리하는 곱셈항중 하나의 곱셈항은 상기 프로그램 가능 신호코넥터 수단의 한입력단자연결됨을특징으로 하는집적회로. [청구항 40] 제39항에 있어서,상기 프로그램 가능 논리수단은 제1입력단자와 제1출력단자를 구비한 프로그램 가능 비동기 신호 소스선택기 수단으로 또한 구성되고, 상기 출력단자는 상기 프로그램 가능 신호코넥터 수단의 한 입력단자에 연결되며, 상기 프로그램 가능 비동기 신호소스선택기의 제1입력단자는 입력 선택신호에 응답하여 상기 제1출력단자에 연결되고, 상기 프로그램 가능 비동기 신호소스선택기에 동작적으로 연결되어 상기 입력선택 신호를 제공하는 수단특징으로 하는집적회로. [청구항 41] 제40항에 있어서,상기 다수의 곱셈항내에 상기 프로그램 가능하게 연결하고 분리하는 곱셈항중 상기 하나의 곱셍항은상기프로그램가능비동기신호소스선택기수단의상기제1입력단자연결됨을특징으로 하는집적회로. [청구항 43] 제42항에 있어서,상기 프로그램 가능 논리기기셀은, 입력선과 출력선을 구비한 제1프로그램 가능 논리 매크로셀 수단과, 입력선과 출력선을 구비한 제2프로그램 가능 논리 매크로셀수단구성됨을특징으로 하는집적회로. [청구항 44] 제43항에 있어서,상기 프로그램 가능 논리기기 셀은 상기 제1논리게이트 수단의 출력선에 연결선을 구비한 제1루터소자 수단과, 상기 제2논리게이트 수단의 출력선에 연결선을 구비한 제2루터소자 수단으로 구성되고, 상기 제1루터소자수단은 상기 제1논리게이트 수단에서 상기 제1프로그램 가능 논리 매크로셀 수단을 포함하는 다수의 프로그램 가능 논리 매크로셀 수단의 한 세트 입력선내에 있는 한 입력선까지 신호를 조종하며, 상기 곱셈항 클러스터로 부터 상기 다수의 프로그램 가능 논리 매크로셀 수단의 상기 입력선 세트안에 있는 나머지 입력선을 분리시키고 상기 제2루터소자 수단은 상기 제2논리게이트 수단에서 상기 제2프로그램 가능 논리 매크로셀수단을 포함하는 다수의 프로그램 가능 논리 매크로셀 수단의 한 세트 입력선내에 있는 한 입력선까지 신호를 조종하며, 상기 곱셈항 클러스터로 부터 상기 다수의 프로그램 가능 논리 매크로셀 수단의 상기 입력선 세트안에 있는나머지입력선분리시킴을특징으로 하는집적회로. [청구항 45] 제44항에 있어서,상기 프로그램 가능 논리기기 셀은 다수의 입력선과 한 출력선을 구비한 출력 스위치 매트릭스 서브-뱅크 수단으로 구성되며, 상기 제1논리 매크로셀 수단의 출력선은 상기 다수의 입력선안에 있는 한 입력선에 연결되며, 상기 제2논리 매크로셀 수단의 출력선은 상기 다수의 입력선안에 있는 다른 입력선에 연결되며, 상기 출력 스위치 매트릭스 서브-뱅크수단은 상기 출력선까지 상기 다수의 입력선을 각각 프로그램 가능하게 연결하고분리함을특징으로 하는집적회로. [청구항 46] 제45항에 있어서,상기 프로그램 가능 논리기기 셀은 상기 출력 스위치 매트릭스 서브-뱅크의 상기 출력선에 연결된 입력선과 출력선을 구비한 입력/출력 (i/0)셀수단구성됨을특징으로 하는집적회로. [청구항 47] 제46항에 있어서,상기 프로그램 가능 논리기기 셀은 다수의 입력선과 한 출력선을 구비한 입력 스위치 매트릭 서브-뱅크 수단으로 또한 구성되며, 상기 제1논리 매크로셀 수단의 출력선은 상기 다수의 입력선안에 있는 한 입력선에 연결되며, 상기 제2논리 매크로셀 수단의 출력선은 상기 다수의 입력선안에 있는 다른 입력선에 연결되며, 상기 i/0셀 수단의 출력선은 상기 다수의 입력선안에 있는 나머지 다른 입력선에 연결되며, 상기 입력 스위치 매트릭스 서브-뱅크수단은 상기 다수의 입력선을 상기 다수의 출력선에 프로그램 가능하게 연결하고분리함을특징으로 하는집적회로. [청구항 48] 제47항에 있어서,상기 프로그램 가능 논리기기 셀은 상기 i/0셀 수단의 출력선에 연결된 입력선과 상기 입력 스위치 매트릭스 서브-뱅크의 상기 다수의 입력선안에 있는 한 입력선에 연결된 출력선을 구비한 입력 매크로셀수단구성됨을특징으로 하는집적회로. [청구항 49] 제43항에 있어서,상기 제1프로그램 가능 논리 매크로셀 수단은 상기 제1프로그램 가능 논리 매크로셀 수단의 입력선에 동작적으로 연결되며, 출력 단자와 입력단자를 구비한 프로그램 가능 논리수단과, 논리신호외 극성을 제어하기 위하여 상기 프로그램 가능 논리수단에 동작적으로 연결된 극성제어 수단으로 또한 구성되고, 제1모드 동작에서, 상기 극성제어수단은 입력신호에 응답하여 제1출력신호를 발생하며, 제2모드 동작에서, 상기 극성제어수단은 상기 입력신호에 응답하여상기제1출력신호의역인제2출력신호발생함을특징으로 하는집적회로. [청구항 50] 제49항에 있어서,상기 극성제어수단은, 1)상기 제1프로그램 가능 논리 매크로셀 입력선에 연결된 제1입력단자, 2)제1신호 및 제2신호를 수행하는 선에 연결된 제2입력단자와, 3)상기 프로그램 가능 논리수단의 상기 입력단자에 연결된 출력선을 갖춘제3논리게이트수단구성됨을특징으로 하는집적회로. [청구항 51] 제50항에 있어서,상기제1 및 제2신호를 수행하는 상기 선은 상기 제1클러스터 내에 상기 다수의 제2곱셈항내에 있는 상기 하나의 프로그탬 가능하게 연결하고 분리하는곱셈항연결됨을특징으로 하는집적회로. [청구항 52] 제50항에 있어서,상기 제1클러스터내에 상기 다수의 제2곱셈항안에 상기 프로그램 가능하게 연결하고 분리하는 곱셈항중 하나의 곱셈항은 상기 제1논리게 이트 수단의 한 입력선으로 부터 분리될 때까지 상기 제3논리게이트 수단과 상이한제4논리게이트수단의제1입력단자연결됨을특징으로 하는집적회로. [청구항 53] 제52항에 있어서,상기 극성제어수단은 제1전압레벨에 연결된 제1입력단자, 제2전압레벨에 연결된 제2입력단자와 상기 제2논리게이트의 제2입력단자에 연결된 출력 단자를 갖춘 프로그램 가능 멀티플렉서 수단으로 또한 구성되며, 입력신호 선택신호에 응답하여, 상기 프로그램 가능 멀티플렉서는상기하나의입력단자위의신호를상기출력단자통과시킴을특징으로 하는집적회로. [청구항 54] 제53항에 있어서,상기 제4논리게이트 수단의 출력단자는 상기 제1및 제2신호를 수행하는상기선연결됨을특징으로 하는집적회로. [청구항 55] 제54항에 있어서,상기제3 및 제4논리게이트는 배타적 or논리게이트구성됨을특징으로 하는집적회로. [청구항 56] 제49항에 있어서,상기 프로그램 가능논리수단은 d-타입 플립플롭, t-타입 플립플롭, 래치 및 구성선택 신호에 응답하는 조합신호선로로 이루어진 그룹중 어느하나구성됨을특징으로 하는집적회로. [청구항 57] 제56항에 있어서,상기 프로그램 가능 논리수단은 상기 구성선택신호를 제공하기 위한수단구성됨을특징으로 하는집적회로. [청구항 58] 제49항에 있어서,상기 프로그램 가능 논리수단은 클럭/래치 인에이블단자구비함을특징으로 하는집적회로. [청구항 59] 제58항에 있어서,상기 프로그램 가능 논리 매크로셀 수단은 상기 프로그램 가능 논리수단의 클럭/래치 인에이블 단자에 연결된 출력단자와 다수의 입력단자를 구비하며, 상기 입력선택신호에 대응하여 선택된 입력단자위의 신호를 상기 출력단자까지 통과시키는 프로그램 가능 클럭멀티플렉서 수단과, 상기 프로그램 가능 클럭멀티플렉서 수단에 동작적으로 연결되어 상기 입력선택신호를 제공하기 위한수단구성됨을특징으로 하는집적회로. [청구항 60] 제59항에 있어서,상기 하나의 곱셈항이 상기 제1클러스터로 부터 분리되고 나서 개별적인 클럭신호를 상기 프로그램 가능 클럭멀티플렉서에 제공할 때, 상기 제1클러스터내에 상기 다수의 제2곱셈항내에 있는 상기 프로그램 가능하게 연결하고 분리하는 곱셈항중 하나의 곱셈항은 상기 프로그램 가능 클럭멀티플렉서 수단의 한입력단자연결됨을특징으로 하는집적회로. [청구항 61] 제49항에 있어서,상기 프로그램 가능 논리수단nan은비동기프리세트단자와비동기리세트단자구성됨을특징으로 하는집적회로. [청구항 62] 제61항에 있어서,상기 프로그램 가능 논리수단은 제1 및 제2입력단자, 비동기 프리세트 출력단자 및, 비동기 리세트 출력단자를 구비한 프로그램 가능 신호코넥터 수단으로 또한 구성되고, 상기 프로그램 가능 신호코넥터 수단의 비동기 프리세트 단자는 상기 프로그램 가능 논리수단의 비동기 프리세트 단자에 연결되며, 상기 프로그램 가능 신호코넥터 수단의 비동기 리세트 단자는 상기 프로그램 가능논리수단의 비동기 리세트 단자에 연결되고, 입력선택신호의 제1레벨에 응답하여, 상기 프로그램 가능 신호코넥터 수단은 상기 제1입력단자를 상기 비동기 리세트단자에 연결하고, 상기 제2입력단자를 상기 비동기 프리세트 연결하며, 상기 입력선택신호의 제2레벨에 웅답하여, 상기 프로그램 가능 신호코넥터 수단은 상기 제2입력단자를 상기 비동기 리세트단자에 연결하며,상기제1입력단자를상기비동기프리세트단자연결함을특징으로 하는집적회로. [청구항 63] 제62항에 있어서,상기 하나의 곱셈항이 상기 제1클러스터의 입력선중 하나로 부터 분리되고 나서 개별적인 비동기 제어곱셈항을 상기 프로그램 가능 논리수단으로 이용가능하게 만들 때, 상기 제1클러스터 내에 상기 다수의 제2곱셉항내에 있는 상기 프로그램 가능하게 연결하고 분리하는 곱셈항중 하나의 곱셈항은 상기 프로그램 가능 신호코넥터 수단의 한입력단자연결됨을특징으로 하는집적회로. [청구항 64] 제63항에 있어서,상기 프로그램 가능 논리수단은 제1입력단자와 제1출력단자를 구비한 프로그램 가능 비동기 신호 소스선택기 수단으로 또한 구성되고, 상기 출력단자는 상기 프로그램 가능 신호코넥터 수단의 한 입력단자에 연결되며, 상기 프로그램 가능 비동기 신호소스선택기의 제1입력단자는 입력 선택신호에 응답하여 상기 제1출력단자에 연결되고, 상기 프로그램 가능 비동기 신호소스선택기에 동작적으로 연결되어 상기 입력선택신호를 제공하는 수단특징으로 하는집적회로. [청구항 65] 제40항에 있어서,상기 제1클러스터내에 상기 다수의 제2곱셈 항내에 있는 상기 프로그램 가능하게 연결하고 분리하는 곱셈항중 상기 하나의 곱셈항은상기프로그램가능비동기신호소스선택기수단의상기제1입력단자연결됨을특징으로 하는집적회로.