반도체집적회로장치 document_id 1019930015728

[청구항 2] 제1항에 있어서,상기 선택신호에 의해서 상기 입출력선과 상기 데이터선쌍을 각각 선택적으로 결합하기 위한 결합수단을 더 포함하는, 하나의 칩형성된반도체 집적회로장치. [청구항 3] 제2항에 있어서,상기 결합수단은 상기 선택신호를 게이트로 받는 n-채널 mosfet를 포함하는, 하나의 칩형성된반도체 집적회로장치. [청구항 4] 제2항에 있어서,상기 센스앰프는 상기 메모리 매트쌍에 대해서 공통으로 사용되고, 상기 센스앰프를 중심으로 상기 데이터선쌍의 한쪽과 다른쪽을 대칭적으로 배치하는 셰어드 센스앰프인, 하나의 칩형성된반도체 집적회로장치. [청구항 5] 제1항에 있어서,상기 메모리 블록은 상기 칩의 종 및 횡방향을 1/2로 분할하는 양 영역에서 종중앙부와 횡중앙부로 되는 ＋자형 에리어에 의해 분할되는 4개의 영역으로 배치되는, 하나의 칩형성된반도체 집적회로장치. [청구항 6] 제5항에 있어서,상기＋자형 에리어의 상기 횡중앙부에 배치되는 로계 및 컬럼계 어드레스 버퍼회로를 더 포함하는, 하나의 칩형성된반도체 집적회로장치. [청구항 7] 제6항에 있어서,상기 메모리 매트에 각각 포함되는 복수의 용장워드선과; 상기 횡중앙부에 배치되어 상기 용장워드선을 선택하기 위한 용장수단을 더 포함하고, 상기 용장수단은 상기 어드레스 버퍼회로 보다도 칩단부에 보다 가깝게 배치되는, 하나의 칩형성된반도체 집적회로장치. [청구항 9] 제8항에 있어서,상기 제1 스위치 수단은, 상기 제1선쌍 중의 한 선과 상기 전달선쌍중의 한 선 사이에 결합된 제1 스위치와, 상기 제1선쌍 중의 다른 한 선과 상기 전달선쌍 중의 다른 한 선 사이에 결합된 제2 스위치를 구비하고, 상기 제2 스위치 수단은, 상기 제2선쌍 중의 한 선과 전달선쌍중의 한 선 사이에 결합된 제3 스위치와, 상기 제2 선쌍중의 다른 한 선과 상기 전달선쌍 중의 다른 한 선 사이에 결합된제4스위치구비하는것을특징으로 하는반도체 집적회로장치. [청구항 10] 제9항에 있어서,상기 각각의 제1 및 제2 스위치는, 상기 제1 선택신호를 받는 게이트와, 상기 제1선쌍 중의 해당하는 한 선과 상기 전달선쌍 중의 해당하는 한 선 사이에 결합된 소스-드레인(source-drain) 경로를 가지는 mosfet를 구비하고, 상기 제3 및 제4 스위치는 각각 상기 제2 선택신호를 받는 게이트와, 상기 제2선쌍 중의 해당하는 한 선과 상기 전달선쌍 중의 해당하는 한 선 사이에 결합된 소스-드레인 경로를 가지는구비하는것을특징으로 하는반도체 집적회로장치. [청구항 11] 제9항에 있어서,상기제1 및 제2 센스앰프는 각각 상기 제1 및 제2의 메모리매트에 의해 공통으로 사용되고, 상기 제1 센스앰프는, 제1 공급전압과 상기 제1선쌍 중의 한 선 사이에 결합된 소스-드레인(source-drain) 경로와, 상기 제1선쌍 중의 다른 한 선에 결합된 게이트(gate)를 가지는 제1 p채널 mosfet와, 제2 공급전압과 상기 제1선쌍 중의 한 선 사이에 결합된 소스-드레인 경로와, 상기 제1선쌍 중의 다른 한 선에 결합된 게이트를 가지는 제1 n채널 mosfet와, 상기 제1 공급전압과 상기 제1 p채널 mosfet의 상기 게이트 사이에 결합된 소스-드레인 경로와, 상기 제1선쌍 중의 상기 한 선에 결합된 게이트를 가지는 제2 p채널 mosfet와, 상기 제2 공급전압과 상기 제1 n채널 mosfet의 상기 게이트 사이에 결합된 소스-드레인 경로와, 상기 제1선쌍 중의 상기 한 선에 결합된 게이트를 가지는 제2 n채널 mosfet를 구비하고, 상기 제2 센스앰프는, 상기 제1 공급전압과 상기 제2 선쌍중의 한 선 사이에 결합된 소스-드레인 경로와, 상기 제2 선쌍 중의 다른 한 선에 결합된 게이트를 가지는 제3 p채널 mosfet와, 상기 제2 공급전압과 상기 제2선쌍 중의 상기 한 선 사이에 결합된 소스-드레인 경로와, 상기 제2선쌍 중의 다른 한 선에 결합된 게이트를 가지는 제3 n채널 mosfet와, 상기 제1 공급전압과 상기 제3 p채널 mosfet의 상기 게이트 사이에 결합된 소스-드레인 경로와, 상기 제2 선쌍 중의 상기 한 선에 결합된 게이트를 가지는 제4 p채널 mosfet와, 상기 제2 공급전압과 상기 제3 n채널 mosfet의 상기 게이트 사이에 결합된 소스-드레인 경로와, 상기 제2선쌍 중의 상기 한 선에 결합된 게이트를 가지는 제4 n채널구비하는것을특징으로 하는반도체 집적회로장치. [청구항 12] 제10항에 있어서,상기제1 및 제2 스위치 수단에서의 상기 mosfet는 n채널도전형인것을특징으로 하는반도체 집적회로 장치. [청구항 13] 제11항에 있어서,상기 제2 평면시 영역의 상기 제1 센스앰프 영역이 배치된 부분에서 상기 2개의 지선(支線)중 한 선이 제1 및 제2 스위치에 결합되고, 상기 제2 평면시 영역의 상기 제2 센스앰프 영역이 배치된 부분에서 2개의 지선중 한 선이 상기 제3및제4스위치결합된것을특징으로 하는반도체 집적회로장치. [청구항 14] 제13항에 있어서,상기 제1 센스앰프의 내부배선중적어도 한 선과 상기 제1 선택선이 같은 배선층에 구성되고, 상기 제2 센스앰프의 내부배선 중 적어도 한 선과 상기 제2 선택선이 같은배선층구성되는것을특징으로 하는반도체 집적회로장치. [청구항 15] 제13항에 있어서,상기 제1 센스앰프의 내부배선과, 상기 제2 센스앰프의 내부배선과, 상기 제1 선택선과 상기 제2 선택선이금속선으로이루어지는것을특징으로 하는반도체 집적회로장치. [청구항 16] 제10항에 있어서,상기제1의 센스앰프영역에서의 상기 2개의 지선중의 한 선이 상기 제1의 스위치수단에서의 상기 mosfet의 게이트에 결합되고, 상기 제2의 센스앰프영역에서의 상기 2개의 지선중 한 선이 상기 제2의 스위치수단에서의 상기 mosfet의게이트결합되는것을특징으로 하는반도체 집적회로장치. [청구항 17] 제16항에 있어서,상기제1과 제2의 스위치수단 각각에서의 상기 mosfet는 n-채널 도전형(導電型인것을특징으로 하는반도체 집적회로장치. [청구항 18] 제11항에 있어서,상기 각각의 제1과 제2 스위치는, 상기 제1의 선쌍 중의 해당하는 한 선과 상기 전달선쌍 중의 해당하는 한 선 사이에 결합되는 소스-드레인 경로와, 상기 제1의 선택신호를 받기 위한 게이트를 각각 가지는 mosfet를 구비하고, 상기 각각의 제3과 제4의 스위치는, 상기 제2의 선쌍 중의 해당하는 한 선과 상기 전달선쌍 중의 해당하는 한 선 사이에 결합되는 소스-드레인 경로와, 상기 제2의 선택신호를 받기 위한 게이트를 각각 가지는구비하는것을특징으로 하는반도체 집적회로장치. [청구항 19] 제15항에 있어서,상기 각각의 제1과 제2의 스위치는, 상기 제1의 선쌍 중의 해당하는 한 선과 상기 전달선쌍 중의 해당하는 한 선 사이에 결합된 소스-드레인 경로와, 상기 제1의 선택신호를 받기 위한 게이트를 각각 가지는 mosfet를 구비하고, 상기 각각의 제3과 제4의 스위치는, 상기 제2의 선쌍 중의 해당하는 한 선과 상기 전달선쌍 중의 해당하는 한 선 사이에 결합된 소스-드레인 경로와, 상기 제2의 선택신호를 받기 위한 게이트를 각각 가지는구비하는것을특징으로 하는반도체 집적회로장치. [청구항 20] 제19항에 있어서,상기 각각의 제1과 제2 스위치 수단에서의 상기 mosfet는 n-채널도전형인것을특징으로 하는반도체 집적회로장치.