디지탈 영상신호 처리용 메모리 시스템 document_id 1019930021433

[청구항 4] 제1항에 있어서,상기 어드레스 발생수단(9)은 로우 어드레스 발생수단(10)과칼럼어드레스발생수단구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템 [청구항 5] 제1항에 있어서,상기 전송제어수단(8)은 상기 어드레스 발생수단(9)과 rba제어수단(30)의 제어에 따라 상기 메모리 셀 어레이(40)의 데이타 전송을 제어하는 rba선택수단(50), 상기 rba제어수단(30)과 rba 선택수단(90)의 제어에 따라 상기 메모리 셀 어레이(40)의 데이타가 전송되는 시리얼 레지스터수단(60), 및 상기 어드레스 발생수단(9)과 rba 제어수단(30)의 제어에 따라 상기 시리얼레지스터수단 (60)을 제어하는 rba y-디토딩수단구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 6] 제1항에 있어서,상기 입출력수단(7)은 상기 rba제어수단(30)의 제어에 따라 입출력을 제어하는 입출력 제어수단(80), 및 상기 입출력 제어수단(80)의 제어에 따라 상기 전송 제어수단(8)과 외부와의 데이타 입출력을 수행하는입출력부수단구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 7] 제2항에 있어서,상기 입출력수단(7)은 상기 rba제어수단(30)의 제어에 따라 입출력을 제어하는 입출력 제어수단(80), 및 상기 입출력 제어수단(80)의 제어에 따라 상기 시리얼 레지스터수단(60)과 외부와의 데이타 입출력을 수행하는입출력부수단구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 8] 제2항에 있어서,상기 로우 어드레스 발생수단(10)은 어드레스 입력(ai)으로 인가되는 초기의 로우 어드레스를 래치하는 x-어드레스 버퍼수단(11), 상기 rba 제어수단(30)으로 부터 출력되는 쓰기 인에이블 래치 신호(/wel), rba쓰기 x 인에이블신호(rwxe), rba모드 플래그신호(rbam), x-상태 포인터신호(xrn), y-상태 포인터신호(yrn), 및 내부 ras(row address strobe)신호(/rasi)를 이용하여 로우 어드레스의 카운트시점을 지정하는 rba x-어드레스 카운터 제어수단(13), 상기 rba x-어드레스 카운트 제어수단(13)의 제어에 따라 시리얼클럭(sc)을 이용하여 로우 어드레스를 증가시키는 rba x-어드레스 카운트수단(12), 상기 rba x-어드레스 카운트수단(12)으로 부터 출력되는 카운팅된 로우 어드레스를 디코딩하는 x-어드레스 디코딩수단(16)을 포함하여구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 9] 제3항에 있어서,상기 로우 어드레스 발생수단(10)은 어드레스 입력(ai)으로 인가되는 초기의 로우 어드레스를 래치하는 x-어드레스 버퍼수단(11), 상기 rba제어수단(30)으로 부터 출력되는 쓰기 인에블 래치신호(/wel), rba쓰기 x 인에이블신호(rwxe), rba모드 플래그신호(rbam), x-상태 포인터신호(xrn),y-상태 포인터신호(yrn), 및 내부 ras(row address strobe)신호(/rasi)를 이용하여 로우 어드레스의 카운트시점을 지정하는 rba x-어드레스 카운터 제어수단(13), 상기 rba x-어드레스 카운트 제어수단(13)의 제어에 따라 시리얼클럭(sc)을 이용하여 로우 어드레스를 증가시키는 rba x-어드레스 카운트수단(12), 상기 rba x-어드레스 카운트수단(12)으로 부터 출력되는 카운팅된 로우 어드레스를 디코딩하는 x-어드레스 디코딩수단(16)을 포함하여구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 10] 제4항에 있어서,상기 로우 어드레스 발생수단(10)은 어드레스 입력(ai)으로 인가되는 초기의 로우 어드레스를 래치하는 x-어드레스 버퍼수단 (11), 상기 rba 제어수단(30)으로 부터 출력되는 쓰기 인에블 래치신호(/wel), rba쓰기 x 인에이블신호(rwxe), rba모드 플래그신호(rbam), x-상태 포인터신호(xrn), y-상태 포인터신호(yrn), 및 내부 ras(row address strobe)신호(/rasi)를 이용하여 로우 어드레스의 카운트시점을 지정하는 rba x-어드레스 카운터 제어수단(13), 상기 rba x-어드레스 카운트 제어수단(13)의 제어에 따라 시리얼클럭(sc)을 이용하여 로우 어드레스를 증가시키는 rba x-어드레스 카운트수단(12), 상기 rba x-어드레스 카운트수단(12)으로 부터 출력되는 카운팅된 로우 어드레스를 디코딩하는 x-어드레스 디코딩수단(16)을 포함하여구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 11] 제2항에 있어서,상기 칼럼 어드레스 발생수단(20)은 어드레스 입력(ai)으로 인가되는 초기의 칼럼 어드레스를 데이타클럭 단위의 시리얼클럭 사이클동안 지연시키는 rba y-어드레스 버퍼수단(22), 상기 rba 제어수단(30)으로 부터 출력되는 rba 모드 플러그신호(rbam), rba y인에이블신호(rye), 내부 cas(internal column address strobe)신호(/casi), x-상태 포인터 신호(xrn), 및 y-상태 포인터신호 (yrn)를 이용하여 상기 rba y-어드레스 버퍼수단(22)을 제어하는 rba y-어드레스 버퍼 제어수단(23), 상기 rba y-어드레스 버퍼 제어수단(23)의 제어에 따라 상기 rba 제어수단(30)으로 부터 출력되는 시스템클럭(syck)을 이용하여 칼럼 어드레스를 증가시키는 y-어드레스 카운트수단(24), 및 상기 y-어드레스 카운트수단 (24)으로 부터 출력되는 카운팅된 칼럼 어드레스를 프리 디코딩하는 y-어드레스 프리 디 코딩수단(25)을 포함하여구성된것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 12] 제3항에 있어서,상기 칼럼 어드레스 발생수단(20)은 어드레스 입력(al)으로 인가되는 초기의 칼럼 어드레스를 데이타클럭 단위의 시리얼클럭 사이클동안 지연시키는 rba y-어드레스 버퍼수단(22), 상기 rba 제어수단(30)으로 부터 출력되는 rba 모드 플래그신호(rbam), rba y인에이블신호(rye), 내부 cas(internal column address strobe)신호(/casi), x-상태 포인터 신호(xrn), 및 y-상태 포인터신호 (yrn)를 이용하여 상기 rba y-어드레스 버퍼수단(22)을 제어하는 rba y-어드레스 버퍼 제어수단(23), 상기 rba y-어드레스 버퍼 제어수단(23)의 제어에 따라 상기 rba 제어수단(30)으로 부터 출력되는 시스템클럭(syck)을 이용하여 칼럼 어드레스를 증가시키는 y-어드레스 카운트수단(24), 및 상기 y-어드레스 카운트수단(24)으로 부터 출력되는 카운팅된 칼럼 어드레스를 프리 디코딩하는 y-어드레스 프리 디코딩수단(25)을 포함하여구성된것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 13] 제4항에 있어서,상기 칼럼 어드레스 발생수단(20)은 어드레스 입력(ai)으로 인가되는 초기의 칼럼 어드레스를 데이타클럭 단위의 시리얼클럭 사이클동안 지연시키는 rba y-어드레스 버퍼수단(22), 상기 rba 제어수단(30)으로 부터 출력되는 rba 모드 플래그신호(rbam) , rba y인에이블신호(rye) , 내부 cas(internal column address strobe)신호(/casi), x-상태 포인터 신호(xrn), 및 y-상태 포인터신호 (yrn)를 이용하여 상기 rba y-어드레스 버퍼수단(22)을 제어하는 rba y-어드레스 버퍼 제어수단(33), 상기 rba y-어드레스 버퍼 제어수단(23)의 제어에 따라 상기 rba 제어수단(30)으로 부터 출력되는 시스템클럭(syck)을 이용하여 칼럼 어드레스를 증가시키는 y-어드레스 카운트수단(24), 및 상기 y-어드레스 카운트수단(24)으로 부터 출력되는 카운팅된 칼럼 어드레스를 프리 디코딩하는 y-어드레스 프리 디코딩수단(25)을 포함하여구성된것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 14] 제3항에 있어서,상기rba제어수단(30)은 외부로부터 인가되는 시리얼클럭 (sc)을 이용하여 rba모드가 셀업되면 매 시리얼 클럭 사이클에 따라 카운팅된 y-상태 포인터신호(yrn)를 출력하는 y-상태 포인터수단(32), 외부로부터 인가되는 시 리얼클럭(sc)을 이용하여 상기 y-상태 포인터수단(32)으로 부터 출력되는 y-상태 포인터 신호(yrn)에 따라 카운팅된 x-상태 포인터 신호(xrn)를 출력하는 x-상태 포인터수단(31), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)와 외부로부터 입력되는 로우 어드레스 스트로브신호(/ras)를 이용하여 시스템 내부에서 사용되는 내부 ras신호(/rasi)를 출력하는 내부 ras 발생수단(33), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단 (32)으로 부터 출력되는 x-상태 포인터신호(xrn)와, y-상태 포인터신호(yrn)와 외부로 부터 입력되는 칼럼 어드레스 스트로브신호(/cas)를 이용하여 시스템 내부에서 사용되는 내부 cas신호(/casi)를 출력하는 내부 cas 발생수단 (34), 상기 y-상태 포인터수단(32)으로 부터 출력되는 y-상태 포인터신호(yrn)와 외부로 부터 입력되는 시리얼클럭(sc)을 이용하여 상기 메모리셀 어레이수단(40)과 시리얼 레지스터 수단(60)사이의 데이타 전송 및 상기 시리얼 레지스터수단(60)과 입출력부수단(90)사이의 데이타 전송을 제어하는 전송신호(xf)와 래지스터인에이블 신호(rge)와 시리얼 디코더인에이블신호(sde)를 각각 상기 rba 선택수단(50)과 시 리 얼레지스터수단(60)과, rba y-디코딩수단(70)으로 출력하는 전송제어부수단 (35), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)를 이용하여 읽기 및 쓰기 모드에서 동작시점을 제어하기 위해 rba 쓰기 x인에이블신호(rwxe)를 상기 입출력 제어수단 (80)과 로우 어드레스발생수단(10)으로 출력하고, rba상태 포인터 인에이블 신호(rspe)를 상기 입출력 제어수단(80)과 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 출력하고, rba y-인에이블신호(rye)를 상기 칼럼어드레스 발생수단(20)과 입출력 제어수단(80)으로 출력하는 읽기 및 쓰기 제어수단(36), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로부터 출력되는 x-상태 포인터 신호 (xrn)와 y-상태 포인터 신호(yrn)와 외부로 부터 입력되는 데이타 전송신호(/dt)와 rba 제어신호(rba)와 쓰기 인에이블신호(/we)를 이용하여 rba 모드를 셀업하는 rba 모드 플래그 신호(rbam)를 상기 입출력 제어수단(80), 로우 어드레스 발생수단 (10), 칼럼어드레스 발생수단(20), x-상태 포인터수단(31), y-상태 포인터수단 (32), 내부 ras 발생수단(33), 내부 cas 발생수단(34), 전송제어수단(35), 및 읽기 및 쓰기 제어수단(36)으로 출력하고, 쓰기 및 읽기모드를 나타내는 쓰기 인에이블 래치신호(/wel)를 상기 입출력 제어수단(80), 오루 어드레스 발생수단(10) 및 읽기 밋 쓰기 제어수단(36)으로 출력하는 모드선택수단(37), 및 상기 모드선택수단(37)으로 부터 출력되는 rba모드 플래그신호(rbam)와 읽기 및 쓰기 제어수단(36)으로 부터 출력되는 rba y인에이블신호(rye)와 외부로부터 입력되는 시리얼클럭(sc)을 이용하여 y)어드레스 관련신호의 클럭으로 사용되는 시스템클럼(syck)을 발생하는 내부 클럭 발생수단(38)을 포함하여구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 15] 제5항에 있어서,상기rba제어수단(30)은 외부로부터 인가되는 시리얼클럭 (sc)을 이용하여 rba모드가 설명되면 매 시리얼클럭 사이클에 따라 카운팅된 y-상태 포인터신호(yrn)를 출력하는 y-상태 포인터수단(32), 외부로부터 인가되는 시리얼클럭(sc)을 이용하여 상기 y-상태 포인터수단(32)으로 부터 출력되는 y-상태 포인터 신호(yrn)에 따라 카운팅된 x-상태 포인터 신호(xrn)를 출력하는 x-상태 포인터수단(31), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)와 외부로부터 입력되는 로우 어드레스 스트로브신호(/ras)를 이용하여 시스템 내부에서 사용되는 내부 ras신호(/rasi)를 출력하는 내부 ras 발생수단(33), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터 신호(xrn)와, y-상태 포인터 신호(yrn)와 외부로 부터 입력되는 칼럼 어드레스 스트로브신호(/cas)를 이용하여 시스템 내부에서 사용되는 내부 cas신호(/casi)를 출력하는 내부 cas발생수단 (34), 상기 y-상태 포인터수단(32)으로 부터 출력되는 y-상태 포인터 신호(yrn)와 외부로 부터 입력되는 시리얼클럭(sc)을 이용하여 상기 메모리셀 어레이수단(40)과 시리얼 레지스터 수단(60)사이의 데이타 전송 및 상기 시리얼 레지스터수단(60)과 입출력부수단(90)사이의 데이타 전송을 제어하는 전송신호(xf)와 레지스터인에이블 신호(rge)와 시리얼 디코더인에이블신호(sde)를 각각 상기 rba 선택수단(50)과 시 리얼레지스터수단(60)과, rba y-디코딩수단(70)으로 출력하는 전송제어부수단(35), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)를 이용하여, 읽기 및 쓰기 모드에서 동작시점을 제어하기 위해 rba 쓰기 x인에이블신호(rwxe)를 상기 입출력 제어수단 (80)과 로우 어드레스발생수단(10)으로 출력하고, rba상태 포인터 인에이블 신호(rspe)를 상기 입출력 제어수단(80)과 x-상태 포인터수단(31)과 y-상태 포인 터수단(32)으로 출력하고, rba y-인에이블 신호(rye)를 상기 칼럼어드레스 발생수단(20)과 입출력 제어수단(80)으로 출력하는 읽기 및 쓰기 제어수단(36), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터 신호(yrn)와 외부로 부터 입력되는 데이타 전송신호 (/dt)와 rba 제어 신호(rba)와 쓰기 인에이블신호(/we)를 이용하여 rba 모드를 셀업하는 rba 모드 플래그 신호(rbam)를 상기 입출력 제어수단(80), 로우 어드레스 발생수단(10), 칼럼어드레스 발생수단(20), x-상태 포인터수단(31), y-상태 포인터수단(32), 내부 ras 발생수단(33), 내부 cas발생수단(34), 전송제어수단(35), 및 읽기 및 산기 제어수단(36)으로 출력하고, 읽기 및 읽기모드를 나타내는 쓰기 인에이블 래치신호(/wel)를 상기 입출력 제어수단(80), 오루 어드레스 발생수단(10) 및 읽기 및 쓰기 제어수단(36)으로 출력하는 모드선택수단(37), 및 상기 모드선택수단 (37)으로 부터 출력되는 rba모드 플래그 신호(rbam)와 읽기 및 쓰기 제어수단(36)으로 부터 출력되는 rba y인에이블신호(rye)와 외부로부터 입력되는 시리얼클럭 (sc)을 이용하여 y-어드레스 관련신호의 클럭으로 사용되는 시스템클럭(syck)을 발생하는 내부클럭 발생수단(38)을 포함하여구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 16] 제6항에 있어서,상기rba제어수단(30)은 외부로부터 인가되는 시리얼클럭 (sc)을 이용하여 rba 모드가 셋업되면 매 시리얼 클럭 사이클에 따라 카운팅된 y-상태 포인터신호(yrn)를 출력하는 y-상태 포인터수단(32), 외부로부터 인가되는 시 리얼클럭(sc)을 이용하여 상기 y-상태 포인터수단(32)으로 부터 출력되는 y-상태포인터신호(yrn)에 따라 카운팅된 x-상태 포인터신호(xrn)를 출력하는 x-상태 포인터수단(31), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)와 외부로부터 입력되는 로우 어드레스 스트로브신호(/ras)를 이용하여 시스템 내부에서 사용되는 ras신호(/rasi)를 출력하는 내부 ras발생수단(33), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터 신호(xrn)와, y-상태 포인터 신호(yrn)와 외부로 부터 입력되는 칼럼 어드레스 스트로브신호(/cas)를 이용하여 시스템 내부에서 사용되는 내부 cas신호(/casi)를 출력하는 내부 cas 발생수단(34), 상기 y-상태 포인터수단(32)으로 부터 출력되는 y-상태 포인터 신호(yrn)와 외부로 부터 입력되는 시리얼클럭(sc)을 이용하여 상기 메모리셀 어레이수단 (40)과 시리얼 레지스터 수단(60)사이의 데이타 전송 및 상기 시리얼 레지스터수단 (60)과 입출력부수단(90)사이의 데이타 전송을 제어하는 전송신호(xf)와 레지스터인에이블 신호(rge)와 시리얼디코더 인에이블신호(sde)를 각각 상기 rba 선택수단 (50)과 시리얼레지스터수단(60)과, rba y-디코딩수단(70)으로 출력하는 전송제어부수단(35), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)를 이용하여 읽기 및 쓰기 모드에서 동작시점을 제어하기 위해 rba 쓰기 x인에이블신호(rwxe)를 상기 입출력 제어수단 (80)과 로우 어드레스발생수단(10)으로 출력하고, rba상태 포인터 인에이블 신호(rspe)를 상기 입출력 제어수단(80)과 x-상태 포인터수단(31)과 y-상태 포인 터수단(32)으로 출력하고, rba y-인에이블 신호(rye)를 상기 칼럼어드레스 발생수단(20)과 입출력 제어수단(80)으로 출력하는 읽기 및 쓰기 제어수단(36), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)와 외부로 부터 입력되는 데이타 전송신호(/dt)와 rba 제어 신호(rba)와 쓰기 인에이블신호(/we)를 이용하여 rba 모드를 셀업하는 rba 모드 플래그 신호(rbam)를 상기 입출력 제어수단(80), 로우 어드레스 발생수단 (10), 칼럼어드레스 발생수단(20), x-상태 포인터수단(31), y-상태 포인터수단 (32), 내부 ras 발생수단(33), 내부 cas 발생수단(34), 전송제어수단(35), 및 읽기 및 쓰기 제어수단(36)으로 출력하고, 쓰기 및 읽기모드를 나타내는 쓰기 인에이블 래치신호(/wel)를 상기 입출력 제어수단(80) 오루 어드레스 발생수단(10) 및 읽기 및 쓰기 제어수단(36)으로 출력하는 모드선택수단(37), 및 상기 모드선택수단(37)으로 부터 출력되는 rba모드 플래그신호(rbam)와 읽기 및 쓰기 제어수단(36)으로 부터 출력되는 rba y인에이블신호(rye)와 외부로부터 입력되는 시리얼클럭(sc)을 이용하여 y-어드레스 관련신호의 클럭으로 사용되는 시스템클럭(syck)을 발생하는 내부클럭 발생수단(38)을 포함하여구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 17] 제7항에 있어서,상기rba제어수단(30)은 외부로부터 인가되는 시리얼클럭 (sc)을 이용하여 rba 모드가 셋업되면 매 시리얼 클럭 사이클에 따라 카운팅된 y-상태 포인터신호(yrn)를 출력하는 y-상태 포인터수단(32), 외부로부터 인가되는 시 리얼클럭(sc)을 이용하여 상기 y-상태 포인터수단(32)으로 부터 출력되는 y-상태포인터 신호(yrn)에 따라 카운팅된 x-상태 포인터신호(xrn)를 출력하는 x-상태 포인 터수단(31), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)와 외부로부터 입력되는 로우 어드레스 스트로브신호(/ras)를 이용하여 시스템 내부에서 사용되는 내부 ras신호(/rasi)를 출력하는 내부 ras발생수단(33), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터신호 (xrn)와, y-상태 포인터 신호 (yrn)와 외부로 부터 입력되는 칼럼 어드레스 스트로브신호(/cas)를 이용하여 시스템 내부에서 사용되는 내부 cas신호(/casi)를 출력하는 내부 cas 발생수단(34) , 상기 y-상태 포인터수단(32)으로 부터 출력되는 y-상태 포인터 신호(yrn)와 외부로 부터 입력되는 시리얼클럭(sc)을 이용하여 상기 메모리셀 어레이수단(40)과 시리얼 레지스터 수단(60)사이의 데이타 전송 및 상기 시리얼 레지스터수단(60)과 입출력부수단 (90)사이의 데이타 견습을 제어하는 전송신호(xf)와 레지스터 인에이블 신호(rge)와 시리얼디코더 인에이블신호(sde)를 각각 상기 rba 선택수단(50)과 시 리 얼레지스터수단(60)과, rba y-디코딩수단(70)으로 출력하는 전송제어부수단 (35), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)를 이용하여 읽기 및 쓰기 모드에서 동작시점을 제어하기 위해 rba 쓰기 x인에이블신호(rwxe)를 상기 입출력 제어수단(80)과 로우 어드레스발생수단(10)으로 출력하고, rba상태 포인터 인에이블 신호(rspe)를 상기 입출력 제어수단(80)과 x-상태 포인터수단(31)과 y-상태 포인 터수단(32)으로 출력하고, rba y-인에이블 신호(rye)를 상기 칼럼어드레스 발생수단(20)과 입출력 제어수단(80)으로 출력하는 읽기 및 쓰기 제어수단(36), 상기 x-상태 포인터수단(31)과 y-상태 포인터수단(32)으로 부터 출력되는 x-상태 포인터 신호(xrn)와 y-상태 포인터 신호(yrn)와 외부로 부터 입력되는 데이타 전송신호 (/dt)와 rba 제어 신호(rba)와 쓰기 인에이블신호(/we)를 이용하여 rba 모드를 셀업하는 rba 모드 플래그 신호(rbam)를 상기 입출력 제어수단(80), 로우 어드레스 발생수단(10), 칼럼어드레스 발생수단(20), x-상태 포인터수단(31), v-상태 포인터수단(32), 내부 ras 발생수단(33), 내부 cas 발생수단(34), 전송제어수단(35), 및 읽기 및 쓰기 제어수단(36)으로 출력하고, 쓰기 및 읽기모드를 나타내는 쓰기 인에이블 래치신호(/wel)를 상기 입출력 제어수단(80), 오루 어드레스 발생수단(10) 및 읽기 및 쓰기 제어수단(36)으로 출력하는 모드선택수단(37), 및 상기 모드선택수단 (37)으로 부터 출력되는 rba모드 플래그 신호(rbam)와 읽기 및 쓰기 제어수단(36)으로 부터 출력되는 rba y인에이블신호(rye)와 외부로부터 입력되는 시리얼클럭 (sc)을 이용하여 y-어드레스 관련신호의 클럭으로 사용되는 시스템를럭(syck)을 발생하는 내부클럭 발생수단(38)을 포함하여구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 18] 제8항에 있어서,상기rba x-어드레스 카운트수단(12)은 매 데이타클럭 단위의 시리얼클럭 사이클마다로우어드레스증가시키는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 19] 제8항에 있어서,임의의 초기값으로 부터 매 데이타클럭 단위의 시리얼클럭 사이클마다 "1"증가되는 로우 어드레스를 카운팅하여 상기 메모리셀 어레이(40)의 셀을 리프레쉬 할 수 있는 로우 어드레스를 발생시켜 상기 x-어드레스 디코딩수단 (16)으로 출력하는 내부 리프레쉬 카운트수단(14)을 더 포함하여구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 20] 제11항에 있어서,드레스 입력(ai)으로 인가되는 초기의 칼럼 어드레스를 래치하여 상기 rba y-어드레스 버퍼수단(22)으로 출력하는 y-어드레스 버퍼수단(21)을 더 포함하여구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 21] 제12항에 있어서,드레스 입력(ai)으로 인가되는 초기의 칼럼 어드레스를 래치하여 상기 rba x어드레스 버퍼수단(22)으로 출력하는 y-어드레스 버퍼수단(21)을 더 포함하여구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 22] 제13항에 있어서,드레스 입력(al)으로 인가되는 초기의 칼럼 어드레스를 래치 하여 상기 rba y-어드레스 버퍼수단(22)으로 출력하는 y-어드레스 버퍼수단(21)을 더 포함하여구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 23] 제11항에 있어서,상기y-어드레스 카운트수단 (24)은 상기 rba y-어드레스 버퍼 제어수단 (23)의 제어에 따라 상기 rba 제어수단(30)으로 부터 출력되는 시스템클럭(syck)을 이용하여 칼럼어드레스를 데이타클럭 단위의 시리얼클럭 사이를 주기로1시리얼클럭사이클증가시키는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 24] 제12항에 있어서,상기y-어드레스 카운트수단(24)은 상기 rbay-어드레스 버퍼 제어수단(23)의 제어에 따라 상기 rba 제어수단 (30)으로 부터 출력되는 시스템클럭 (syck)을 이용하여 칼럼어드레스를 데이타 클럭 단위의 시리얼클럭 사이클 주기로1시리얼클럭사이클증가시키는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 25] 제13항에 있어서,상기y-어드레스 카운트수단 (24)은 상기 rba x-어드레스 버퍼 제어수단 (23)의 제어에 따라 상기 rba 제어수단 (30)으로 부터 출력되는 시스템클럭 (syck)을 이용하여 칼럼 어드레스를 데이타클럭 단위의 시리얼클럭 사이를 주기로1시리얼클럭사이클증가시키는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 26] 제14항에 있어서,상기y-상태 포인터수단(32)은 외부로부터 인가되는 시리얼클럭(sc)을 이용하여 rba모드가 셋업되면 매시리얼클럭 사이클마다 "1"씩 증가시 켜 데이타 클럭 단위외 시리얼클럭 사이클이 지나면 리셀 되어 다시 카운팅이 시 작되는 y-상태포인터신호출력하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 27] 제15항에 있어서,상기y-상태 포인터수단 (32)은 외부로부터 인가되는 시 리얼클럭 (sc)을 이용하여 rba모드가 셋업되면 매시리얼클럭 사이를마다 "1"씩 증가시켜 데이타 클럭단위의 시리얼클럭 사이클이 지나면 리셀되어 다시 카운팅 이 시작되는 y-상태포인터 신호출력하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 28] 제16항에 있어서,상기y-상태 포인터수단(32)온 외부로부터 인가되는 시리얼클럭(sc)을 이용하여 rba 모드가 셋업되면 매시리얼클럭 사이클마다 "1"씩 증가시켜 데이타 클럭단위의 시리얼클럭 사이클이 지나면 리셀되어 다시 카운팅이 시 작되는 y-상태포인터신호출력하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 29] 제17항에 있어서,상기y-상태 포인터수단(32)은 외부로부터 인가되는 시리얼클럭 (sc)을 이용하여 rba 모드가 셋업되면 매시리얼클럭 사이클마다 "1"씩 증가시켜 데이타 클럭단위의 시리얼클럭 사이클이 지나면 리셀되어 다시 카운팅이 시 작되는 y-상태포인터신호출력하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 30] 제14항에 있어서,상기y-상태 포인터수단(31)은 외부로부터 인가되는 시리얼클럭 (sc)을 이용하여 상기 y-상태 포인터수단(32)으로 부터 시작되는 y-상태 포인터신호 (yrn)가 데이타 클럭 단위에서 "0"으로 리셀될때마다증가시키는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 31] 제15항에 있어서,상기x-상태 포인터수단(31)은 외부로부터 인가되는 시리얼클럭(sc)을 이용하여 상기 y-상태 포인터수단(32)으로 부터 출력되는 y-상태 포인터신호(yrn)갸 데이타클럭 단위에서 "0"으로 리셀될때마다증가시키는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 32] 제16항에 있어서,상기x-상태 포인터수단(31)은 외부로부터 인가되는 시리얼클럭 (sc)을 이용하여 y-상태 포인터수단(32)으로 부터 출력되는 y-상태 포인터신호(yrn)가 데이타클럭 단위에서 "0"으로 리셀될때마다증가시키는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 33] 제17항에 있어서,상기x-상태 포인터수단(31)은 외부로부터 인가되는 시리얼클럭(sc)을 이용하여 상기 y-상태 포인터수단(32)으로 부터 출력되는 y-상태 포인터신호(yrn)가 데이타클럭 단위에서 "0"으로 리셀될때마다증가시키는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 34] 제14항에 있어서. 상기 내부 ras 발생수단(33)은 상기 x-상태 포인터수단 (31)과, y-상태 포인터수터수단 (32)으로 부터 출력되는 x-상태 포인터 신호 (xrn)와 y-상태 포인터신호 (yrn)와 로우 어드레스 스트로브신호 (/ ras)를 이용하여 데이타 클럭 단위의 시리얼클럭 사이를의 전반부에서 상기 메모리셀 어레이 (40)의 데이타를 억세스하기 위한 내부 ras신호(/rasi)를 출력하고, 데이타 클럭단위의 시리얼클럭 사이클의 후반부에서 리프 레쉬를 위한 내부 ras신호출력하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 35] 제15항에 있어서,상기 내부ras 발생수단(33)은 상기 x-상태 포인터수단 (31)과, y-상태 포일터수단(32)으로 부터 출력되는 x-상태 포인터신호 (xrn)와 y-상태 포인터신호 (yrn)와 로우 어드레스 스트로브신호 (/ras)를 이용하여 데이타 클럭 단위의 시리얼클럭 사이클의 전반부에서 상기 메모리셀 어레이 (40)의 데이타를 억세스하기 위한 내부 ras신호(/rasi)를 출력하고, 데이타 클럭단위의 시리얼클럭 사이클의 후반부에서 리프레쉬를 위한 내부 ras신호출력하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 36] 제16항에 있어서,상기 내부ras 발생수단(33)은 상기 x-상태 포인터수단 (31)과, y-상태 포인터수단 (32)으로 부터 출력되는 x-상태 포인터신호 (xrn)와 y-상태 포인터신호 (yrn)와 로우 어드레스 스트로브신호 (/ras)를 이용하여 데이타 클럭 단위의 시리얼클럭 사이클의 전반부에서 상기 메모리셀 어레이 (40)의 데이타를 억세스하기 위한 내부 ras신호(/rasi)를 출력하고, 데이타 클럭단위의 시리얼클럭 사이클의 후반부에서 리프레쉬를 위한 내부 ras신호출력하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 37] 제17항에 있어서,상기 내부ras 발생수단(33)은 상기 x-상태 포인터수단 (31)과, y-상태 포인터수단 (32)으로 부터 출력되는 x-상태 포인터신호 (xrn)와 y-상태 포인터신호 (yrn)와 로우 어드레스 스트로브신호 (/ras)를 이용하여 데이타 클럭 단위의 시리얼클럭 사이클의 전반부에서 상기 메모리셀 어레이 (40)의 데이타를 억세스하기 위한 내부 ras신호(/rasi)를 출력하고, 데이타 클럭단위의 시리얼클럭 사이클의 후반부에서 리프레쉬를 위한 내부 ras신호출력하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 38] 제14항에 있어서,상기 내부cas 발생수단(34)은 상기 x-상태 포인터수단 (31)과 y-상태 포인터수단 (32)으로부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)와 칼럼 어드레스 스트로브신호(/cas)를 이용하여 데이타클럭 단위의 시리얼클럭 사이클의 전반부에서 상기 메모리셀 어레이 (40)의 데이타를 억세스하기 위한 내부 cas신호(/casi)를 출력하고, 데이타클럭 단위의 시리얼클럭 사이를의 후반부에서 리프 레쉬를 위한 내부 cas신호출력하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 39] 제15항에 있어서,상기 내부cas 발생수단(34)은 상기 x-상태 포인터수단 (31)과 y-상태 포인터수단 (32)으로부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)와 칼럼 어드레스 스트로브신호(/cas)를 이용하여 데이타클럭 단위의 시리얼클럭 사이클의 전반부에서 상기 메모리셀 어레이 (40)의 데이타를 억세스하기 위한 내부 cas신호(/casi)를 출력하고, 데이타클럭 단위의 시리얼클럭 사이를의 후반부에서 리프 레쉬를 위한 내부 cas신호출력하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 40] 제16항에 있어서,상기 내부cas 발생수단(34)은 상기 x-상태 포인터수단 (31)과 y-상태 포인터수단 (32)으로부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)와 칼럼 어드레스 스트로브신호(/cas)를 이용하여 데이타클럭 단위의 시리얼클럭 사이클의 전반부에서 상기 메모리셀 어레이 (40)의 데이타를 억세스하기 위한 내부 cas신호(/casi)를 출력하고, 데이타클럭 단위의 시리얼클럭 사이를의 후반부에서 리프 레쉬를 위한 내부 cas신호출력하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 41] 제17항에 있어서,상기 내부cas 발생수단(34)은 상기 x-상태 포인터수단 (31)과 y-상태 포인터수단 (32)으로부터 출력되는 x-상태 포인터신호(xrn)와 y-상태 포인터신호(yrn)와 칼럼 어드레스 스트로브신호(/cas)를 이용하여 데이타클럭 단위의 시리얼클럭 사이클의 전반부에서 상기 메모리셀 어레이 (40)의 데이타를 억세스하기 위한 내부 cas신호(/casi)를 출력하고, 데이타클럭 단위의 시리얼클럭 사이를의 후반부에서 리프 레쉬를 위한 내부 cas신호출력하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 42] 제14항에 있어서,상기rba x 인에이블신호(rye)는 로우 어드레스에 의해 상기 메모리셀 어레이 (40)의 워드라인이 충분히 선택되고 난후 칼럼 어드레스가 발생될 수 있도록 데이타클럭 단위의 시리얼클럭 사이클 후에인블되도록하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 43] 제15항에 있어서,상기rba x 인에이블신호(rye)는 로우 어드레스에 의해 상기 메모리셀 어레이 (40)의 워드라인이 충분히 선택되고 난후 칼럼 어드레스가 발생될 수 있도록 데이타클럭 단위의 시리얼클럭 사이클 후에 인에이블하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 44] 제16항에 있어서,상기rba x 인에이블신호(rye)는 로우 어드레스에 의해 상기 메모리셀 어레이 (40)의 워드라인이 충분히 선택되고 난후 칼럼 어드레스가 발생될 수 있도록 데이타클럭 단위의 시리얼클럭 사이클 후에 인에이블하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 45] 제17항에 있어서,상기rba x 인에이블신호(rye)는 로우 어드레스에 의해 상기 메모리셀 어레이 (40)의 워드라인이 충분히 선택되고 난후 칼럼 어드레스가 발생될 수 있도록 데이타클럭 단위의 시리얼클럭 사이클 후에 인에이블하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 46] 제14항에 있어서,상기 시스템클럭(syck)은 y-어드레스가 인에이블 되어야 할 시점부터 나타나며 상기 시리얼클럭(sc)과 동일한사이클갖는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 47] 제15항에 있어서,상기 시스템클럭(syck)은 y-어드레스가 인에이블 되어야 할 시점부터 나타나며 상기 시리얼클럭(sc)과 동일한사이클갖는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 48] 제16항에 있어서,상기 시스템클럭(syck)은 y-어드레스가 인에이블 되어야 할 시점부터 나타나며 상기 시리얼클럭(sc)과 동일한사이클갖는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 49] 제17항에 있어서,상기 시스템클럭(syck)은 y-어드레스가 인에이블 되어야 할 시점부터 나타나며 상기 시리얼클럭(sc)과 동일한사이클갖는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 50] 제19항에 있어서,상기rba x-어드레스 카운트수단 (12)으로 부터 출력 되는 로우 어드레스와 내부 리프레쉬 카운트 수단(14)으로 부터 출력되는 리프레쉬 어드레스를 데이타클럭 단위의 시리얼클럭 사이클 동안에 번갈이 디코딩하여 상기 y-어드레스 디코딩수단(16)으로 출력하는 x-어드레스 디로딩수단(15)을 더 포함하여구성되는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템. [청구항 51] 제50항에 있어서,상기x-어드레스 프리디코딩수단(15)은 데이타클럭 단위의 시리얼클럭 사이클의 전반부에서 상기 메모리셀 어레이 (40)의 데이타를 억세스 하기 위한 워드라인을 선택하고 데이타클럭 단위의 시리얼클럭 사이클의 후반부에서 상기 리프레쉬 어드레스를 이용하여 리프레쉬를 수행하도록로우어드레스프리디코딩하는것을특징으로 하는디지탈 영상신호 처리용 메모리 시스템.