가공데이터 · 특허 지식베이스

과전압보호용고립트랜지스터를가진전압인터페이싱버퍼 document_id 1019930022173

출원번호
1019930022173
분류
전기(H섹션)
문맥 (context)
[청구항 2] 제1항에 있어서,상기 출력회로는, 패드노드에 결합되어 그 패드노드를 저전압으로 구동시키는 출력 풀-다운회로와; 패드노드에 결합되어 그 패드노드를 vcc*로 구동시키며, 집적회로가 패드노드의 vcc*전압스윙으로부터 고립되도록 바이어스신호를 사용하는 출력 풀-업회로포함한것을특징으로 하는인터페이싱 회로. [청구항 3] 제1항에 있어서,바이어스신호를 수신하도록 결합되며, 출력데이터노드상의 vcc전압스윙과 출력패드상의 vcc*전압스윙간을 변환하는전압레벨변환회로더욱포함한것을특징으로 하는전압 인터페이싱 회로. [청구항 4] 제3항에 있어서,전압레베러 변환회로는 출력 이네이블신호가 제1상태에 있고 출력데이터노드가 제2상태에 있을 경우 출력회로가 패드노드를 저전압으로 구동시키도록 하며, 출력 이네이블신호가 제2상태에 있을 경우 패드노드가 저전압으로 구동되는 것을출력회로방지하는것을특징으로 하는전압 인터페이싱 회로. [청구항 5] 제3항에 있어서,전압레벨변환회로는 출력 이네이블 신호가 제1상태에 있고 출력데이터노드가 제1상태에 있을 경우 출력회로가 패드노드를 vcc*로 구동되는 것을 출력 풀-업회로방지하는것을특징으로 하는전압 인터페이싱 회로. [청구항 6] 제2항에 있어서,출력 풀-다운회로는, 패드노드 및 제1노드사이에 결합되며, vcc에 결합된 제어입력을 가진 제1트랜지스터 수단과; 제1노드 및 공통 노드사이에 결합되며, 제1 및 제2트랜지스터 수단이 패드노드를 저전압으로 구동시키도록 하는 제어입력을 갖는제2트랜지스터수단포함한것을특징으로 하는전압 인터페이싱 회로. [청구항 7] 제6항에 있어서,출력 풀-업회로는, vcc* 및 제2노드사이에 결합되며, 패드노드를 vcc*에서 구동시키기 위한 제어입력을 갖는 제3트랜지스터 수단; 제2노드 및 패드노드사이에 결합되며, 바이어스신호에 결합된 제어입력을 가진제4트랜지스터수단포함하는것을특징으로 하는전압 인터페이싱 회로. [청구항 8] 제7항에 있어서,입력회로는, vcc* 및 제3노드사이에 결합되며, 제2노드에 결합된 제어입력을 가진 제5트랜지스터 수단; 제3노드 및 제4노드사이에 결합되며, 바이어스신호에 결합된 제어입력을 가진 제6트랜지스터 수단; 제4노드 및 제5노드사이에 결합되며, vcc신호에 결합된 제어입력을 가진 제7트랜지스터 수단; 제5노드 및 공통노드사이에 결합되며, 제1노드에 결합된 제어입력을 가진 제8트랜지스터 수단; 제5노드 및 vcc사이에 결합되며, 입력데이터노드에 결합된 제어입력을 가진 제9트랜지스터 수단; vcc 및 입력데이터 노드사이에 결합되며, 제5노드에 결합된 제어입력을 가진 제10트랜지스터 수단과, 입력데이터 노드 및 공통노드사이에 결합되며, 제5노드에 결합된 제어입력을 가진 제11트랜지스터 수단을 포함한 것을 특징으로 하는 전압 인터페이싱 회로에 있어서, 고전압스윙을 가진 패드노드에 결합되며, 패드노드를 저전압으로 구동하고 집적회로를 패드노드의 고전압스윙으로부터 고립시키는 출력 풀-다운 회로; 패드노드에 결합되며, 패드노드를 제1전압으로 구동하고 집적회로를 패드노드의 고전압스윙으로부터 고립시키는 출력 풀-업 ; 패드노드에 결합되며, 고전압스윙 및 출력이네이블 신호에 따른 출력 풀-업회로를 충전하는 풀-업 제어회로와; 패드사의 전압을 가지하고, 집적회로를 패드노드의 고전압 스윙으로부터 고립하는 입력회로포함하는 것을특징으로 하느 전압 인터페이싱 회로. [청구항 10] 제9항에 있어서,출력이네이블신호 및 출력 데이터신호를 수신하도록 결합되며, 출력 이네이블신호가 제1상태에 있고 출력 데이터신호가 제2상태에 있을 경우 출력 풀-다운 회로가 패드노드를 저전압으로 구동시키도록하며, 출력 이네이블 신호가 제2상태에 있을 경우 패드노드가 저전압으로 구동되는 것을 출력 풀-다운 회로가 방지하는 3-상제어회로더욱포함한것을특징으로 하는전압 인터페이싱 회로. [청구항 11] 제9항에 있어서,출력이네이블신호 및 출력 데이터신호를 수신하도록 결합되며, 출력 이네이블신호가 제1상태에 있고 출력데이터 신호가 제1상태에 있을 경우 출력 풀-업회로가 패드노드를 제1전압으로 구동시키도록 하며, 출력 이네이블 신호가 제2상태에 있을 경우 패드노드가 제1전압으로 구동되는 것을 출력 풀-업 회로가 방지하는 3-상제어회로더욱포함한것을특징으로 하는전압 인터페이싱 회로. [청구항 12] 제9항에 있어서,출력 풀-다운회로는, 패드노드 및 제1노드사이에 결합되며, 집적회로를 위한 전압원 (vcc)에 결합된 제어입력을 가진 제1트랜지스터 수단과; 제1노드 및 공통 노드사이에 결합되며, 제1 및 제2트랜지스터 수단이 패드노드를 저전압으로 구동시키도록 하기 위한 제어입력을 갖는제2트랜지스터수단포함한것을특징으로 하는전압 인터페이싱 회로. [청구항 13] 제9항에 있어서,출력 풀-업회로는, 집적회로를 위한 전압원 (vcc) 및 제1노드사이에 결합되며 패드노드를 제1전압으로 구동시키고 독립노드에 결합된 n-웰을 갖는 제1트랜지스터 수단; 제1노드 및 패드노드사이에 결합되며, 제2노드에 결합된 제어입력과, 독립노드에 결합된 n-웰을 갖는제3트랜지스터수단포함한것을특징으로 하는전압 인터페이싱 회로. [청구항 14] 제13항에 있어서,출력풀업제어회로는, 제2노드 및 패드노드사이에 결합되며, 반전출력 이네이블신호에 결합된 제어입력을 가진 제5트랜지스터 수단; 제2노드와 공통노드사이에 직렬로 결합된 제6 및 제7트랜지스터 수단을 포함하며, 제6트랜지스터 수단은 vcc에 결합된 제어입력을 구비하며, 제7트랜지스터 수단을 포함하며, 제6트랜지스터 수단은 vcc에 결합된 제어입력을 구비하며, 제7트랜지스터 수단은 출력 이네이블신호에 결합된제어입력갖는것을특징으로 하는전압 인터페이싱 회로. [청구항 17] 제15항에 있어서,출력 데이터노드상의 vcc전압스윙과 출력패드상의 vcc*전압스윙사이에서 변환하는단계더욱포함하는것을특징으로 하는방법.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
출력 이네이블 신호가 제1상태이고 출력 데이터 신호가 제2상태일 때, 출력 풀-다운 회로가 패드노드를 저전압으로 구동하도록 제어하는 회로는 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    출력 이네이블 신호가 제1상태이고 출력 데이터 신호가 제2상태일 때, 출력 풀-다운 회로가 패드노드를 저전압으로 구동하도록 제어하는 특정 회로를 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 4, 10에서 출력 이네이블 신호와 출력 데이터 신호의 상태에 따른 출력 회로의 동작 조건이 언급되어 있다.

    • 출력 이네이블신호가 제1상태에 있고 출력데이터노드가 제2상태에 있을 경우 출력회로가 패드노드를 저전압으로 구동시키도록 하며
  3. 3근거 선택evidence_selection

    청구항 10에서 해당 조건(출력 이네이블 제1상태, 출력 데이터 제2상태) 시 출력 풀-다운 회로가 패드노드를 저전압으로 구동하도록 제어하는 회로가 '3-상제어회로'임을 명시하고 있다.

    • 출력 풀-다운 회로가 패드노드를 저전압으로 구동시키도록하며, 출력 이네이블 신호가 제2상태에 있을 경우 패드노드가 저전압으로 구동되는 것을 출력 풀-다운 회로가 방지하는 3-상제어회로더욱포함한것을특징으로 하는전압 인터페이싱 회로.
  4. 4논리 통합logical_integration

    청구항 4의 '전압레벨변환회로'도 유사한 동작을 언급하지만, 청구항 10은 질문에서 요구한 '출력 풀-다운 회로가 패드노드를 저전압으로 구동시키도록' 하는 주체와 동작을 '3-상제어회로'와 직접적으로 연결하여 명시하고 있다.

    • 출력 이네이블신호가 제1상태에 있고 출력 데이터신호가 제2상태에 있을 경우 출력 풀-다운 회로가 패드노드를 저전압으로 구동시키도록하며
  5. 5결론 도출conclusion_formulation

    질문에서 제시한 조건에 부합하는 회로는 청구항 10에 기술된 3-상제어회로이다.

    • 3-상제어회로
  6. 6답변 생성answer_generation

    추출된 답변인 '3-상제어회로'를 최종 답변으로 생성한다.

    • 3-상제어회로
최종 답변 (final_answer)
3-상제어회로
핵심 해석 (core_interpretation)
출력 이네이블 및 출력 데이터 신호의 상태 조합에 따라 출력 풀-다운 회로의 동작을 제어하여 패드노드의 전압 상태를 조절하는 3-상제어회로의 기능을 정의한다.