가공데이터 · 특허 지식베이스

2차원 어드레스 발생기 document_id 1019930022238

출원번호
1019930022238
분류
전기(H섹션)
문맥 (context)
[청구항 1] 클럭발생기로부터 클럭(clk)을 입력하고, 영상신호로부터 수직동기신호(vs*)를 입력하고, 상기 영상신호의 수평동기신호로부터 발생된 데이타유효신호(cb)를 입력하고, 시스템제어부로부터 인에이블(enable), 모드(mode) 및 필드신호(field)를 입력하는 어드레스 발생기에 있어서 상기 인에이블신호(enable)와 상기 모드신호(mode)와 상기 수직동기신호(vs*)를 입력하여 상기 수직동기신호(vs*)에 동기된 어드레스인에이블신호(aden*) 및 인터레이스모드신호(irmode)를 발생하는 제어신호발생수단 상기 클럭(clk)과 상기 수직동기신호(vs*)와 지연된 상기 데이타유효신호(dcb*)를 입력하여 상기 어드레스인에이블신호(aden*)에 따라 y축어드레스풀신호(yfull)가 입력될 때까지 y축클럭(yclk)을 발생하는 y축클럭발생수단 상기 필드신호(field)와 상기 y축클럭(yclk)과 상기 인터레이스신호(irmode)를 입력하여 상기 어드레스인에이블신호(aden*)에 따라 y축어드레스와 상기 y축어드레스풀신호(yfull)와 필드신호(field*)를 발생하는 y축어드레스발생수단 상기 데이타유효신호(cb)와 상기 클럭(clk)를 입력하여 상기 어드레스인에이블신호(aden*)에 따라 x축어드레스풀신호(xfull)가 입력될 때까지 x축클럭(xclk)을 발생하는 x축클럭발생수단 및 상기 x축클럭(xclk)을 입력하여 상기 어드레스인에이블신호(aden*)에 따라 x축어드레스와 x축어드레스풀신호(xfull)를 발생하는 x축어드레스발생수단을 구비한 것을 특징으로 하는 2차원 어드레스발생기 [청구항 2] 제1항에 있어서,상기y축클럭발생수단은 수직동기신호(vs*)와 클럭(clk)을 입력하여 지연된 수직동기신호(dvs*)를 출력하는 제1플립플롭과, 상기 지연된 수직동기신호(dvs*)와 어드레스인에이블신호(aden*)와 y어드레스풀신호(yfull)를 입력하여 반전되고 지연된 신호를 출력하는 제2플립플롭과, 상기 제2플립플롭의 출력과 지연된 데이타유효신호(dcb*)를 논리합하여 y축클럭(yclk)을 출력하는제1낸드게이트구비한것을특징으로 하는2차원 어드레스발생기. [청구항 3] 제1항에 있어서,상기x축클럭발생수단은 데이타유효신호(cb)와 클럭(clk)을 입력하여 지연된 데이타 유효신호(dcb*)를 출력하는 제3플립플롭과, 상기 지연된 데이타 유효신호(dcb*)와 어드레스인에이블신호(aden*)와 x축 어드레스풀신호(xfull)를 입력하여 반전되고 지연된 신호를 출력하는 제4플립플롭과, 상기 제4플립플롭의 출력과 클럭(clk)을 논리합하여 x축클럭(xclk)을 출력하는제2낸드게이트구비한것을특징으로 하는2차원 어드레스발생기. [청구항 4] 제1항에 있어서,상기 제어신호발생수단은 인에이블호(enable)와 수직동기신호(vs*)를 입력하여 어드레스인에이블신호(aden*)를 출력하는 제5플립플롭과, 상기 모드신호(mode)와 수직동기신호(vs*)를 입력하여 인터레이스 모드신호(irmode)를 출력하는제6플립플롭구비한것을특징으로 하는2차원 어드레스발생기. [청구항 5] 제1항에 있어서,상기y축어드레스발생수단은게이트어레이로직구성되는것을특징으로 하는2차원 어드레스발생기. [청구항 6] 제1항에 있어서,상기x축어드레스발생수단은게이트어레이로직구성되는것을특징으로 하는2차원 어드레스발생기.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
2차원 어드레스 발생기에서 y축클럭(yclk)을 생성하기 위해 제1낸드게이트에 입력되는 신호들의 조합은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    2차원 어드레스 발생기 내의 제1낸드게이트에 입력되는 신호들의 조합을 찾는 것이다.

  2. 2정보 추출information_extraction

    청구항 2에서 제1낸드게이트의 구성과 입력 신호에 관한 정보를 추출한다.

    • 상기 제2플립플롭의 출력과 지연된 데이타유효신호(dcb*)를 논리합하여 y축클럭(yclk)을 출력하는제1낸드게이트
  3. 3근거 선택evidence_selection

    제1낸드게이트의 입력으로 명시된 '제2플립플롭의 출력'과 '지연된 데이타유효신호(dcb*)'를 선택한다.

    • 상기 제2플립플롭의 출력과 지연된 데이타유효신호(dcb*)를 논리합하여 y축클럭(yclk)을 출력하는제1낸드게이트
  4. 4논리 통합logical_integration

    제1낸드게이트가 y축클럭을 출력하기 위해 두 신호를 논리합(NAND 연산의 입력 단계)하고 있음을 확인한다.

    • 상기 제2플립플롭의 출력과 지연된 데이타유효신호(dcb*)를 논리합하여 y축클럭(yclk)을 출력하는제1낸드게이트
  5. 5결론 도출conclusion_formulation

    제1낸드게이트에 입력되는 신호는 제2플립플롭의 출력과 지연된 데이타유효신호(dcb*)이다.

    • 상기 제2플립플롭의 출력과 지연된 데이타유효신호(dcb*)를 논리합하여 y축클럭(yclk)을 출력하는제1낸드게이트
  6. 6답변 생성answer_generation

    추출된 신호 조합을 질문에 맞게 답변 형식으로 작성한다.

    • 상기 제2플립플롭의 출력과 지연된 데이타유효신호(dcb*)
최종 답변 (final_answer)
제2플립플롭의 출력과 지연된 데이타유효신호(dcb*)
핵심 해석 (core_interpretation)
본 발명은 제2플립플롭의 출력과 지연된 데이타유효신호를 제1낸드게이트의 입력으로 사용하여 y축클럭(yclk)을 생성하는 2차원 어드레스 발생기에 관한 기술이다.