반도체집적회로장치및그제조방법 document_id 1019940002010

[청구항 2] 제1항에 있어서,상기 플레이트전극은 상기 제1 오프셋영역의 전체 위에 제1 개구가 형성됨과 동시에, 상기 제2 오프셋영역의 전체 위에제2개구형성되는것을특징으로 하는반도체 집적회로장치. [청구항 3] 제2항에 있어서,상기 제1 개구는 상기 제1 오프셋영역 및 상기 제1 부하용 misfet의 채널영역의 전체 위에 형성되고, 상기 제2 개구는 상기 제2 오프셋영역 및 상기 제2 부하용 misfet의채널영역의전체위형성되는것을특징으로 하는반도체 집적회로장치. [청구항 4] 제2항 또는 제3항에 있어서,상기 제1 개구와 제2 개구는일체형성되는것을특징으로 하는반도체 집적회로장치. [청구항 5] 제2항 또는 제3항에 있어서,상기 제1 개구와 제2 개구는 일체로 형성됨과 동시에, 인접하는 메모리셀사이에서 상기 제1 및 제2 개구는일체형성되는것을특징으로 하는반도체 집적회로장치. [청구항 6] 제1항 또는 제2항에 있어서,복수의 상기 메모리셀로 메모리셀 어레이가 구성되고, 상기 플레이트전극은 상기 메모리셀 어레이를 덮도록 구성되고, 상기 플레이트전극에는 상기 메모리셀 어레이의 외부로부터전원전압공급되는것을특징으로 하는반도체 집적회로장치. [청구항 7] 제1항 또는 제2항에 있어서,복수의 상기 메모리셀로 메모리셀 어레이가 구성되고, 상기 제1 및 제2 부하용 misfet의 소스영역에 전원선이 접속되고, 상기 메모리셀 어레이내에서 상기 전원선과 상기 플레이트전극은 서로 전기적으로 분리되어구성되는것을특징으로 하는반도체 집적회로장치. [청구항 8] 제1항 또는 제2항에 있어서,상기제1 및 제2 부하용 misfet의 게이트전극은상기반도체막상형성되는것을특징으로 하는반도체 집적회로장치. [청구항 9] 제1항 또는 제2항에 있어서,상기 반도체막은 상기 제1 및 제2 부하용 misfet의게이트전극상형성되는것을특징으로 하는반도체 집적회로장치. [청구항 10] 제1항 또는 제2항에 있어서,상기 제2 절연막의 막두께는상기반도체막의막두께구성되는것을특징으로 하는반도체 집적회로장치. [청구항 12] 제11항에 있어서,상기제1 및 제2 부하용 misfet의 게이트전극은상기반도체막상형성되는것을특징으로 하는반도체 집적회로장치. [청구항 13] 제11항에 있어서,상기 반도체막은 상기 제1 및 제2 부하용 misfet의게이트전극형성되는것을특징으로 하는반도체 집적회로장치. [청구항 15] 제14항에 있어서,상기제1 및 제2 부하소자의 제3 영역에 제1 전위가 인가되고, 상기 제1 및 제2 구동용 misfet의 소스영역에 상기 제1 전위보다 낮은 제2 전위가 인가되고, 상기 제1 전극에 상기 제2 전위보다 높은제3전위인가되는것을특징으로 하는반도체 집적회로장치. [청구항 16] 제14항 또는 제15항에 있어서,상기 제1 전극은 상기 제1 부하소자의 제2 영역의 전체 위에 제1 개구가 형성됨과 동시에, 상기 제2 부하소자의 제2 영역의 전체 위에제2개구가형성되는것을특징으로 하는반도체 집적회로장치. [청구항 17] 제16항에 있어서,상기 제1 개구와 제2 개구는일체형성되는것을특징으로 하는반도체 집적회로장치. [청구항 18] 제16항에 있어서,상기 제1 개구와 제2 개구는 일체로 형성됨과 동시에 인접하는 메모리셀 사이에서 상기 제1 및 제2 개구는일체형성되는것을특징으로 하는반도체 집적회로장치. [청구항 19] 제14항 또는 제15항에 있어서,복수의 상기 메모리셀로 메모리셀 어레이가 구성되고, 상기 제1 전극은 상기 메모리셀 어레이를 덮도록 구성되고, 상기 제1 전극에는 상기 메모리셀 어레이의 외부로부터전원전압공급되는것을특징으로 하는반도체 집적회로장치. [청구항 20] 제14항 또는 제15항에 있어서,복수의 상기 메모리셀로 메모리셀 어레이가 구성되고, 상기 제1 및 제2 부하용 misfet의 소스영역에 전원선이 접속되고, 상기 메모리셀 어레이내에서 상기 전원선과 상기 제1 전극과는 서로 전기적으로 분리되어구성되는것을특징으로 하는반도체 집적회로장치. [청구항 21] 제14항 또는 제15항에 있어서,상기 제2 절연막의 막두께는 상기 제1및제2반도체막의막두께구성되는것을특징으로 하는반도체 집적회로장치. [청구항 23] 제22항에 있어서,상기 제1 전극은 상기 제1 부하소자의 제2 영역의 전체 위에 제1 개구가 형성됨과 동시에, 상기 제2 부하소자의 제2 영역의 전체 위에제2개구가형성되는것을특징으로 하는반도체 집적회로장치. [청구항 24] 제23항에 있어서,상기 제1 개구와 제2 개구는일체형성되는것을특징으로 하는반도체 집적회로장치. [청구항 25] 제23항에 있어서,상기 제1 개구와 제2 개구는 일체로 형성됨과 동시에, 인접하는 메모리셀 사이에서 상기 제1 및 제2 개구는일체형성되는것을특징으로 하는반도체 집적회로장치. [청구항 26] 제22항 또는 제23항에 있어서,복수의 상기 메모리셀로 메모리셀 어레이가 구성되고, 상기 제1 전극은 상기 메모리셀 어레이를 덮도록 구성되고, 상기 제1 전극에는 상기 메모리셀 어레이의 외부로부터전원전압공급되는것을특징으로 하는반도체 집적회로장치. [청구항 27] 제22항 또는 제23항에 있어서,복수의 상기 메모리셀로 메모리셀 어레이가 구성되고, 상기 제1 및 제2 부하용 misfet의 소스영역에 전원선이 접속되고, 상기 메모리셀 어레이내에서 상기 전원선과 상기 제1 전극과는 서로 전기적으로 분리되어구성되는것을특징으로 하는반도체 집적회로장치. [청구항 28] 제22항 또는 제23항에 있어서,상기 제2 절연막의 막두께는 상기 제1및제2반도체막의막두께구성되는것을특징으로 하는반도체 집적회로장치.