프로그램 가능한 논리 장치의 감지 증폭기용 캐스코드 어레이 셀 분할 document_id 1019940004232

[청구항 2] 제1항에 있어서,및 제2캐스코드는 곱셈항 a라인상의 전압이 증폭기 입력에서보다 더 큰 값을 가지도록 증폭되고, 곱셈항 b라인상의 전압이 증폭기 입력에서보다 더 큰 값을 가지도록 증폭되도록이득가지는것을특징으로 하는감지 증폭기. [청구항 3] 제1항에 있어서,제1캐스코드의 게이트는 곱셈항 a라인상의 전압이 증폭기 입력에서의 전압으로부터 예정된 전압 범위내에 있을 때 제1캐스코드를 턴오프하도록 하는 게이트 전압을 공급받고, 제2캐스코드의 게이트는 곱셈항 b라인상의 전압이 증폭기 입력에서의 전압으로부터 예정된 전압 범위내에 있을 때 제2캐스코드를 탄오프하도록 하는게이트전압공급받는것을특징으로 하는감지 증폭기. [청구항 4] 제1항에 있어서,증폭기 출력에 접속된 게이트를 가지고, 곱셈항 a라인에 대한 제1단부상에 접속되는 전류 경류를 갖는 제1스위칭 트랜지스터와, 증폭기 출력에 접속된 게이트를 가지고, 곱셈항 b라인에 대한 제1단부상에 접속되는 전류 경류를 갖는 제2스위칭 트랜지스터와, 상기 제1스위칭 트랜지스터의 전류 경로의 제2단부에 접속된 제1전류 싱크와, 상기 제2스위칭 트랜지스터의 전류 경로의 제2단부에 접속된제2전류 싱크포함하는것을특징으로 하는감지 증폭기. [청구항 5] 제4항에 있어서,증폭기 출력은 다수의 어레이 셀내의 한 어레이 셀이 온으로 스위칭된 후에 예정된 시간동안 제1 및 제2스위칭 트랜지스터를 턴오프하는것을특징으로 하는감지 증폭기. [청구항 6] 제4항에 있어서,증폭기 출력및 제1 및 제2스위칭 트랜지스터사이에 접속된 두개의직렬 인버터포함하는것을특징으로 하는감지 증폭기. [청구항 7] 제1항에 있어서,다수의 어레이 셀의 접지 라인에 접속된 ptg 전류 싱크를 포함하고, 상기 ptg 전류 싱크 트랜지스터와 병렬로 접속되고, 증폭기 출력에 접속되는 게이트를 갖는 병렬 ptg전류 싱크트랜지스터포함하는것을특징으로 하는감지 증폭기. [청구항 8] 제7항에 있어서,증폭기 출력은 다수의 어레이 셀내의 한 어레이 셀이 온으로 스위치된 후에 예정된 시간동안 병렬 전류 싱크 트랜지스터를 턴오프하는것을특징으로 하는감지 증폭기. [청구항 9] 제7항에 있어서,증폭기 출력 및 병렬ptg 스위칭 트랜지스터의 게이트사이에 접속된 두개의직렬 인버터포함하는것을특징으로 하는감지 증폭기. [청구항 10] 제1항에 있어서,상기 전류 소오스와 병렬로 접속되고, 증폭기 출력에 접속되는 게이트를 갖는병렬 전류소오스트랜지스터포함하는것을특징으로 하는감지 증폭기. [청구항 11] 제10항에 있어서,증폭기 출력은 다수의 어레이 셀에서 한 어레이 셀이 온으로 스위칭된 후 예정된 시간동안 병렬 전류 소오스 트랜지스터를 턴온시키는것을특징으로 하는감지 증폭기. [청구항 12] 제10항에 있어서,증폭기 출력 및 병렬 전류 소오스 트랜지스터의 게이트사이에 접속된 두개의직렬 인버터포함하는것을특징으로 하는감지 증폭기. [청구항 14] 제13항에 있어서,제3캐스코드의 게이트는 곱셈항 a라인상의 전압이 ptg 전류 싱크상의 전압으로 부터 예정된 전압 범위를 벗어났을 때 캐스코드를 턴 오프하도록 하는 게이트 전압을 제공박고, 제4캐스코드의 게이트는 곱셈항 b라인상의 전압이 ptg 전류 싱크상의 전압으로 부터 예정된 전압 범위를 벗어났을 때 제4캐스코드를 턴오프하도록 하는게이트전압제공받는것을특징으로 하는감지 증폭기. [청구항 15] 제13항에 있어서,상기ptg 전류 싱크와 병렬로 접속되고, 증폭기 출력에 접속되는 게이트를 갖는 병렬 ptg전류 싱크트랜지스터포함하는것을특징으로 하는감지 증폭기. [청구항 16] 제13항에 있어서,증폭기 출력 및 병렬ptg 전류 싱크 트랜지스터의 게이트 사이에 접속된 두개의직렬 인버터포함하는것을특징으로 하는감지 증폭기. [청구항 18] 제17항에 있어서,증폭기 출력 및 스위칭 트랜지스터사이에 접속된 두개의직렬 인버터포함하는것을특징으로 하는감지 증폭기. [청구항 19] 제17항에 있어서,상기ptg 전류 싱크와 병렬로 감속되고, 증폭기 출력에 접속되는 게이트를 갖는 병렬 ptg전류 싱크포함하는것을특징으로 하는감지 증폭기. [청구항 20] 제19항에 있어서,증폭기 출력은 다수의 어레이 셀에서 한 어레이 셀이 온으로 스위칭된 후 예정된 시간동안 병렬 ptg 전류 싱크 트랜지스터를 턴오프하는것을특징으로 하는감지 증폭기. [청구항 21] 제19항에 있어서,증폭기 출력및 ptg 전류 싱크 트랜지스터의 게이트사이에 접속된 두개의직렬 인버터포함하는것을특징으로 하는감지 증폭기. [청구항 23] 제22항에 있어서,캐스코드의 게이트는 곱셈항 a라인상의 전압이 ptg 전류 싱크상의 전압으로부터의 예정된 전압 범위를 벗어났을 때 캐스코드를 턴오프하도록 하는게이트전압제공받는것을특징으로 하는감지 증폭기. [청구항 24] 제22항에 있어서,상기ptg 전류 싱크와 병렬로 접속되고 증폭기 출력에 접속되는 게이트를 갖는 병렬 ptg전류 싱크트랜지스터포함하는것을특징으로 하는감지 증폭기. [청구항 25] 제24항에 있어서,증폭기 출력은 다수의 어레이 셀에서 한 어레이 셀이 온으로 스위칭된 후 예정된 시간동안 병렬 ptg전류 싱크트랜지스터포함하는것을특징으로 하는감지 증폭기. [청구항 26] 제24항에 있어서,증폭기 출력 및 병렬ptg 전류 싱크 트랜지스터의 게이트사이에 접속된 두개의직렬 인버터포함하는것을특징으로 하는감지 증폭기. [청구항 27] 제22항에 있어서,전류 소오스와 병렬로 접속되고 증폭기 출력에 접속되는 게이트를 갖는병렬 전류소오스트랜지스터포함하는것을특징으로 하는감지 증폭기. [청구항 28] 제27항에 있어서,증폭기 출력은 다수의 어레이 셀에서 한 어레이 셀이 온으로 스위칭된 후 예정된 시간동안 병렬 전류 소오스 트랜지스터를 턴온시키는것을특징으로 하는감지 증폭기. [청구항 29] 제27항에 있어서,증폭기 출력 및 병렬 소오스 트랜지스터의 게이트사이에 접속되는 두개의직렬 인버터포함하는것을특징으로 하는감지 증폭기. [청구항 31] 제30항에 있어서,증폭기 출력에 접속된 게이트를 가지며 곱셈항 a라인에 대한 제1단부상에 접속된 저류 경로를 갖는 제1스위칭 트랜지스터와, 증폭기 출력에 접속된 게이트를 가지며 곱셈항 b라인에 대한 제1단부상에 접속된 전류 경로를 갖는 제2스위칭 트랜지스터와, 제1스위칭 트랜지스터의 전류 경로의 제2단부에 접속된 제1전류 싱크와, 제2스위칭 트랜지스터의 전류 경로의 제2단부에 접속된 제2전류 싱크를 포함하는 것을 특징으로 하는 프로그램가능한어레이 논리장치. [청구항 32] 제30항에 있어서,다수의 어레이 셀의 접지 라인에 접속된 ptg 전류 싱크와, 곱셈항 a라인에 대한 한 단부 및 ptg 전류 싱크에 대한 제2단부상에 접속된 전류 경로를 갖는 제3캐스코드와, 곱셈항 b라인에 대한 한 단부 및 ptg 전류 싱크에 대한 제2단부상에 접속된 전류 경로를 갖는 제4캐스코드를 포함하는 것을 특징으로 하는 프로그램가능한어레이 논리 장치.