전압 제어 발진기 document_id 1019940008288

[청구항 2] 제 1 항에 있어서,상기 제 1 의 제어 전압(vc)이 입력되고 상기 제 2 의 전위 공급원(vdd)과 상기 제 1 의 전위 공급원(gnd)과의 중간 전위를 기준으로 하여 상기 제 1 의 제어 전압(vc)과 대칭 관계에 있는 제 2 의 제어전압(/vc)을 발생하는 반전 증폭 수단(14)를 더 구비하고, 상기 제 1, 제 2 의 제어전압(vc,/vc)을 바꿈으로써발진주파수바꾸는것을특징으로 하는전압 제어 발진기. [청구항 3] 제 2 항에 있어서,상기 반전 증폭 수단(14)은 일단에 상기 제 1 의 제어 전압(vc)이 인가되는 제 1 저항(r1)과, 입력단이 상기 제 1 저항(r1)의 타단에 접속되고 출력단이 상기 각 지연 회로중의 제 2 의 전류 제어 수단(p4)에 접속되는 인버터(p3,n3)와, 일단이 상기 인버터(p3,n3)의 입력단에 접속되고 타단이 상기 인버터(p3,n3)의 출력단에 접속되는제2저항구성되는것을특징으로 하는전압 제어 발진기. [청구항 4] 제 1 항에 있어서,제어전압(vc)이 입력되고 상기 제 2 의 전위 공급원(vdd)과 상기 제 1 의 전위공급원(gnd)과의 중간전위를 기준으로 하여 상기 제어 전압(vc)과 대칭인 제 1 의 제어 전압(/vc)을 발생하는 제 1 의 반전 증폭 수단(16,r5,r6)과, 상기 제 1 의 제어 전압(/vc')이 입력되고 상기 제 2 의 전위 공급원(vdd)과 상기 제 1 의 전위 공급원(gnd)과의 중간 전위에 대하여 상기 제 1 의 제어 전압(/vc')과 대칭인 제 2 의 제어전압(vc')을 발생하는 제 2 의 반전 증폭 수단(17,r7,r8)을 더 구비하고, 상기 제 1, 제 2 의 제어 전압(/vc',vc')을 바꿈으로써발진주파수바꾸는것을특징으로 하는전압 제어 발진기. [청구항 5] 제 4 항에 있어서,상기 제 1 의 반전 증폭 수단(16,r5,r6)은 일단에 상기 제어전압(vc)이 인가되는 제 1 저항(r5)과, 입력단이 상기 제 1 저항(r5)의 타단에 접속되고 출력단이 상기 각 지연 회로중의 제 2 의 전류 제어 수단(p4)에 접속되는 제 1 의 인버터(16)와, 일단이 상기 제 1 의 인버터(16)의 입력단에 접속되고 타단이 상기 제 1 의 인버터(16)의 출력단에 접속되는 제 2 저항(r6)으로 구성되고, 상기 제 2 의 반전 증폭 수단(17,r7,r8)은 일단에 상기 제 1 의 인버터(16)의 출력단이 접속되는 제 3 저항(r7)과. 입력단이 상기 제 3 저항(r7)의 타단에 접속되고 출력단이 상기 각 지연 회로중의 제 1 의 전류 제어수단(n4)에 접속되는 제 2 의 인버터(17)와. 일단이 상기 제 2 의 인버터(17)의 입력단에 접속되고 타단이 상기 제 2 의 인버터(17)의 출력단에 접속되는 제 4 저항(r8)으로 구성되고. 상기 제 1 의 인버터(16)에서 상기 제 1 의 제어 전압(/vc')을 출력하고. 상기 제 2 의 인버터(17)에서상기제2의제어전압출력하는것을특징으로 하는전압 제어 발진기. [청구항 6] 제 1 항에 있어서,상기 전류 제어 수단(n4)은 상기 제 1 트랜지스터(n5)와 상기 제 1 의 전위 공급원(gnd)사이에 접속되고 상기 제 1 의 제어 전압(vc)으로 도통 제어되는 제 1 도전형의 제 3 트랜지스터(n4)로 구성되고, 상기 제 1 의 전류치 설정수단(n6)은 상기 제 1 트랜지스터(n5)와 상기 제 1 의 전위 공급원(gnd)사이에 접속되고 게이트가 상기 제 2 의 전위 공급원(vdd)에 접속되는 제 1 도전형의 제 4 트랜지스터(n6)로 형성되고, 상기 제 2 의 전류 제어 수단(p4)은 상기 제 2 트랜지스터(p5)와 상기 제 2 의 전위 공급원(vdd) 사이에 접속되고 상기 제 2 의 제어 전압(/vc)으로 제어되는 제 2 도전형의 제 5 트랜지스터(p4)로 형성되고, 상기 제 2 의 전류치 설정수단(p6)은 상기 제 2 트랜지스터(p5)와 상기 제 2 의 전위 공급원(vdd) 사이에 접속되고 게이트가 상기 제 1 의 전위 공급원(gnd)에 접속되는제2도전형의제6트랜지스터형성되는것을특징으로 하는전압 제어 발진기. [청구항 7] 제 1항에 있어서. 상기 제 1 의 전류 제어 수단(n4)은 상기 제 1 트랜지스터(n5)와 상기 제 1 의 전위 공급원(gnd) 사이에 접속되고 상기 제 1 의 제어 전압(vc)으로 도통 제어되는 제 1 도전형의 제 3 트랜지스터(n4)로 이루어지고, 상기 제 1 의 전류치 설정수단(r4)은 상기 제 1 트랜지스터(n5)와 상기 제 1 의 전위 공급원(gnd) 사이에 접속되는 제 1 저항(r4)으로 형성되고, 상기 제 2 의 전류 제어 수단(p4)은 상기 제 2 트랜지스터(p5)와 상기 제 2 의 전위 공급원(vdd)사이에 접속되고 상기 제 2 의 제어 전압(/vc)으로 제어되는 제 2 도전형의 제 4 트랜지스터(p4)로 형성되고, 상기 제 2 의 전류치 설정수단(r3)은 상기 제 2 트랜지스터(p5)와 상기 제 2 의 전위공급원(vdd) 사이에 접속되는제2저항형성되는것을특징으로 하는전압 제어 발진기. [청구항 10] 제 9 항에 있어서,상기 전류 수단(d3) 및 상기 전류치 설정 수단(d3)은 일단이 상기 인버터(15)의 출력단에 접속되고. 게이트에 상기 제어 전압(vc)이 인가되는 디플리이션형의 mos트랜지스터구성되는것을특징으로 하는전압 제어 발진기. [청구항 12] 제 11 항에 있어서,상기 제 1 의 제어 전압(vcn)이 입력되고 상기 제 2 의 전위공급원(vdd)과 상기 제 1 의 전위 공급원(gnd)과의 중간 전위를 기준으로 하여 상기 제 1 의 제어 전압(vcn)과 대칭 관계에 있는 제 2 의 제어 전압(vcp)을 발생하는 반전 증폭 수단(14,r1,r2)을 구비하고. 상기 제 1. 제 2 의 제어 전압(vcn,vcp)을 바꿈으로써발진주파수바꾸는것을특징으로 하는전압 제어 발진기. [청구항 13] 제 12 항에 있어서,상기 반전 증폭 수단(14,r1,r2)은 일단이 상기 제 1 의 제어 전압(vcn)이 인가되는 제 1 저항(r1)고, 입력단이 상기 제 1 저항(r1)의 타단에 접속되고 출력으로 상기 각 지연회로 중의 상기 제 6 트랜지스터(p13)를 도통 제어하는 인버터(14)와, 일단이 상기 인버터(14)의 입력단에 접속되고 타단이 상기 인버터(14)의 출력단에 접속되는제2저항구성되는것을특징으로 하는전압 제어 발진기. [청구항 14] 제 11 항에 있어서,상기 링형으로 접속한 지연회로의 하나로서, 일단이 상기 제 1 의 전위 공급원(vdd)에 접속되고 상기 제 1 의 제어 전압(vcp)으로 도통 제어되는 제 1 도전형의 제 9 트래지스터(p31)와, 일단이 상기 제 2 트랜지스터(p31)의 타단에 접속되고 상기 입력 신호로 도통 제어되는 제 1 도전형의 제 10 트랜지스터(p32)와, 일단이 상기 제 10 트랜지스터(p32)의 타단에 접속되고 상기 입력 신호로 도통 제어되는 제 2 도전형의 제 11 트랜지스터(n32)와, 상기 제 11 트랜지스터(n32)의 타단과 제 2 의 전위 공급원(gnd)사이에 접속되고 상기 입력 신호로 도통 제어되는 제 2 도전형의 제 12 트랜지스터(n31)와, 상기 제 1 의 전위 공급원(vdd)과 상기 제 11, 제 12 트랜지스터(n32, n31)의 접속점 사이에 접속되고 상기 입력 신호로 도통 제어되는 제 1 도전형의 제 13 트랜지스터(p34)와, 상기 제 9, 제 10 트랜지스터(p31,p32)의 접속점과 상기 제 2 의 전위 공급원(gnd)사이에 접속되고 상기 입력 신호로 도통 제어되는 제 2 도전형의 제 14 트랜지스터(n34)와, 상기 제 9 트랜지스터(p31)에 병렬 접속되고 발진 동작을 제어하기 위한 발진 제어 신호(pd)로 도통 제어되는 제 1 도전형의 제 15 트랜지스터(p33)와, 상기 제 10, 제 11 트랜지스터(p32,n32)의 접속점과 상기 제2 의 전위 공급원(gnd) 사이에 접속되고 상기 발진 제어 신호(pd)로 도통 제어되는 제 2 도전형의 제 16 트랜지스터(n35)와, 상기 제 12 트랜지스터(n31)에 병렬 접속되고 상기 제 2 의 제어 전압(vcn)으로 도통 제어되는 제 17 트랜지스터(n33)를 구비하고, 상기 제 10, 제 11 트랜지스터(p32n32)의 접속점에서 상기 입력 신호의 지연신호를 출력하는지연회로설치하는것을특징으로 하는전압 제어 발진기. [청구항 15] 제 14 항에 있어서,상기 제 2 의 제어 전압(vcn)이 입력되고 상기 발진 제어 신호(pd)가 유의(有意) 레벨시에 상기 제 2 의 전위 공급원(gnd)과 상기 제 1 의 전위 공급원(vdd)과의 중간 전위를 기준으로 하여 상기 제 1 의 제어 전압(vcp)과 대칭 관계에 있는 제 1 의 제어 전압(vcp)을 발생하는 제어수단(12)을 더 구비하고, 상기 제 1, 제 2 의 제어 전압(vcp,vcn)을 바꿈으로써발진주파수바꾸는것을특징으로 하는전압 제어 발진기. [청구항 16] 제 15 항에 있어서,상기 제어수단(12)은 일단에 상기 제 2 의 제어 전압(vcn)이 인가되는 제 1 의 저항(r9)과, 한쪽의 입력단에 상기 제 1 의 저항(r9)의 타단이 접속되고 다른쪽 입력단에 상기 발진 제어 신호(pd)의 반전신호가 공급되고 출력단에서 제 1 의 제어 전압(vcp)을 출력하는 낸드 게이트(19)와, 상기 낸드 게이트(19)의 한쪽의 입력단과 출력단사이에 접속되는 제 2 의 저항(r10)고, 상기 발진 제어 신호(pd)가 유의 레벨시에 상기 제 2 의 제어전압(vcn)을 상기 각 지연회로에 주고, 그 이외의 때에는 상기 제 2 의 제어전압(vcn)으로서 상기 제 2 의 전위 공급원(gnd)의 전위를 주는수단구비하는것을특징으로 하는전압 제어 발진기. [청구항 18] 제 17 항에 있어서,상기 제 3 트랜지스터(n54)에 병렬 접속되고. 상기 입력 신호로 도통 제어되는제2도전형의제5트랜지스터더구비하는것을특징으로 하는전압 제어 발진기. [청구항 19] 제 18 항에 있어서,상기 제 1 트랜지스터(p52)와 상기 제 1 의 전위 공급원(vdd) 사이에 삽입되고 상기 입력 신호로 도통 제어되는 제 1 도전형의 제 6 트랜지스터(p51)와, 상기 제6, 제 1 트랜지스터(p51.p52)의 접속점과 상기 제 2 의 전위 공급원(gnd) 사이에 접속되고 상기 입력 신호로 도통 제어되는제2도전형의제7트랜지스터더구비하는것을특징으로 하는전압 제어 발진기. [청구항 20] 제 17 항에 있어서,상기 제 1 의 전위 공급원(vdd)과 상기 제 1 트랜지스터(p42)와의 사이에 삽입되고 상기 제 2 의 전위 공급원(gnd)으로 도통된 제 1 도전형의 제 5 트랜지스터(p41)와, 상기 제 5, 제 1 트랜지스터(p41.p42)의 접속점과 상기 제 2 의 전위 공급원(gnd) 사이에 접속되고 상기 입력 신호로 도통 제어되는제6트랜지스터더구비하는것을특징으로 하는전압 제어 발진기.