문맥 (context)
[청구항 2]
제1항에 있어서,상기 동기화부는 상기 슬라이서로부터 입력단 d로 인가되는 슬라이싱된 데이타를 내부클럭신호에 동기시켜 데이타 출력단 q로 출력하는 제1d-플립플롭구비하는검출클럭발생장치.
[청구항 3]
제1항에 있어서,상기 에지검출부는 상기 동기화부로부터 출력하는 동기화된 슬라이싱된 데이타를 입력단 d로 인가받아 내부클럭신호에 동기시켜 출력단 q를 통하여 출력하는 제2d-플립플롭; 상기 제2d-플립플롭의 출력단 q로부터 인가되는 데이타의 펄스레벨들을 반전시켜 출력하는 제 1인버터; 및 상기 제 1인버터의 출력데이타와 상기 제 2d-플립플롭의 입력단 d로 입력하는 데이타를 부정논리곱하여 에지검출신호를 발생하여 출력하는 낸드게이트구비하는검출클럭발생장치.
[청구항 4]
제1항에 있어서,상기 클럭발생부는 에지검출신호의 한 펄스주기마다 그 펄스주기가 갖는 시간간격보다 한 내부클럭간격만큼 작은 시간 간격을 갖는 2개의 데이타검출시점을 결정하며, 결정된 데이타검출시점에 일치하는 클럭펄스들로 이루어진 검출클럭신호를 발생하는 안정된영역검출기포함하는검출클럭발생장치.
[청구항 5]
제9항에 있어서,상기 안정된영역검출기는 상기 에지검출부로부터의 에지검출신호를 하나의 입력단으로 인가받아, 에지검출신호의 펄스레벨을 반전시켜 다른 하나의 입력단으로 인가되는 신호와 부정논리곱하여 출력하는 제 1게이트회로; 상기 제 1게이트회로의 출력데이타의 펄스레벨들을 반전시켜 출력하는 제 2인버터; 상기 제 2인버터의 출력데이타에 의해 클리어되며 내부클럭신호의 클럭펄스들을 카운트하여 카운터된 값을 출력하는 카운터; 상기 카운터로부터 카운터된 값을 인가받아, 카운터된 값이 1이면 논리값 1을 출력하는 제 2게이트회로; 상기 카운터로부터 카운터된 값을 인가받아, 카운터된 값이 9이면 논리값 1을 상기 제 1 게이트회로의 상기 다른 하나의 입력단으로 공급하는 제 3게이트회로; 및 상기 제 2 및 제 3게이트회로들의 출력값들을 논리합하여 출력하는 오아게이트포함하는검출클럭발생장치.
[청구항 6]
제10항에 있어서,게이트의 출력신호를 내부클럭신호의 한 클럭시간간격만큼 지연시켜 출력하는 제3d-플립플롭더 포함하는검출클럭발생장치.
[청구항 7]
수신된 복합영상신호의 수직블랭킹구간내에 들어 있는 일정한 주파수의 아날로그 클럭 런-인신호에 근거하여 수직블랭킹구간내에 들어 있는 디지탈 데이타를 검출하는 장치에 있어서
아날로그 클럭 런-인신호에 근거하여 슬라이싱기준신호를 생성하며, 생성된 슬라이싱기준신호를 사용하여 수신된 클럭 런-인신호및 그에 뒤따르는 디지탈적으로 부호화된 신호를 슬라이싱하고, 슬라이싱 결과에 의한 슬라이싱된 데이타를 출력하는 슬라이서
상기 슬라이서로부터 슬라이싱된 데이타를 인가받아, 인가된 슬라이싱된 데이타를 클럭 런-인신호가 갖는 주파수보다 높은 주파수를 갖도록 기설정된 내부클럭신호에 동기시켜 출력하는 동기화부
상기 동기화부로부터 클럭 런-인신호의 동기화 및 슬라이싱에 의해 얻어진 데이타를 인가받아, 동기화된 슬라이싱된 데이타의 펄스들이 갖는 상승에지들을 검출하며, 검출된 상승에지들 각각을 나타내는 펄스들로 이루어진 에지검출신호를 출력하는 에지검출부
상기 에지검출부로부터 에지검출신호를 인가받아, 에지검출신호의 펄스들에 근거하여 검출클럭신호를 발생하는 클럭발생부
및 상기 동기화부로부터 동기화된 슬라이싱된 데이타를 인가받아, 상기 클럭발생부에 의해 발생된 검출클럭신호에 따라 동기화된 슬라이싱된 데이타로부터 수직블랭킹구간에 들어 있는 디지탈 데이타를 검출하기 위한 데이타검출부를 포함하는 데이타검출장치
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
검출클럭발생장치에서 에지검출부는 동기화부로부터 출력되는 동기화된 슬라이싱된 데이타를 이용하여 어떻게 에지검출신호를 생성하는지 그 구성 요소와 논리 연산 과정을 설명하시오.
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation에지검출부의 구성 요소와 동기화된 슬라이싱된 데이타를 이용한 에지검출신호 생성의 논리 연산 과정을 설명해야 한다.
-
2정보 추출
information_extraction청구항 3에서 에지검출부의 구성 요소인 제2d-플립플롭, 제1인버터, 낸드게이트를 확인하고 각각의 역할을 추출한다.
- 상기 에지검출부는 상기 동기화부로부터 출력하는 동기화된 슬라이싱된 데이타를 입력단 d로 인가받아 내부클럭신호에 동기시켜 출력단 q를 통하여 출력하는 제2d-플립플롭; 상기 제2d-플립플롭의 출력단 q로부터 인가되는 데이타의 펄스레벨들을 반전시켜 출력하는 제 1인버터; 및 상기 제 1인버터의 출력데이타와 상기 제 2d-플립플롭의 입력단 d로 입력하는 데이타를 부정논리곱하여 에지검출신호를 발생하여 출력하는 낸드게이트
-
3근거 선택
evidence_selection에지검출부의 구성 요소와 논리 연산 과정이 명시된 청구항 3의 구절을 선택한다.
- 제2d-플립플롭; 상기 제2d-플립플롭의 출력단 q로부터 인가되는 데이타의 펄스레벨들을 반전시켜 출력하는 제 1인버터; 및 상기 제 1인버터의 출력데이타와 상기 제 2d-플립플롭의 입력단 d로 입력하는 데이타를 부정논리곱하여 에지검출신호를 발생하여 출력하는 낸드게이트
-
4논리 통합
logical_integration동기화된 데이타가 제2d-플립플롭에 입력되어 출력되고, 이 출력이 제1인버터를 거쳐 반전된 후, 다시 제2d-플립플롭의 입력단과 낸드게이트에서 부정논리곱(NAND) 연산을 수행함을 통합한다.
- 상기 제 1인버터의 출력데이타와 상기 제 2d-플립플롭의 입력단 d로 입력하는 데이타를 부정논리곱하여 에지검출신호를 발생
-
5결론 도출
conclusion_formulation에지검출부는 제2d-플립플롭, 제1인버터, 낸드게이트로 구성되며, 제1인버터의 출력과 제2d-플립플롭의 입력 데이터를 낸드 연산하여 에지검출신호를 생성한다는 결론을 도출한다.
-
6답변 생성
answer_generation질문에 명시된 구성 요소와 논리 연산 과정을 포함하여 최종 답변을 작성한다.
최종 답변 (final_answer)
에지검출부는 제2d-플립플롭, 제1인버터, 그리고 낸드게이트로 구성된다. 구체적인 논리 연산 과정은 다음과 같다. 먼저, 동기화된 슬라이싱된 데이타가 제2d-플립플롭의 입력단 d로 인가되어 내부클럭신호에 동기화되어 출력단 q로 출력된다. 이후 제1인버터가 제2d-플립플롭의 출력단 q로부터 인가되는 데이타의 펄스레벨들을 반전시켜 출력한다. 마지막으로, 낸드게이트가 제1인버터의 출력 데이터와 제2d-플립플롭의 입력단 d로 입력되는 데이터를 부정논리곱(NAND) 연산함으로써 에지검출신호를 발생하여 출력한다.
핵심 해석 (core_interpretation)
에지검출부는 플립플롭, 인버터, 낸드게이트의 조합을 통해 입력 데이터의 변화 시점(에지)을 논리 연산으로 검출하는 회로 구성을 가진다.