문맥 (context)
[청구항 1]
클럭단위로 인가되는 비트스트림 데이터를 이전의 가변길이 복호화된 코드의 길이만큼 시프트시킨후 테이블을 통해 가변길이 복호화하기 위한 가변길이 복호화회로에 있어서
상기 클럭단위로 인가되는 비트스트림 데이터를 이전의 가변길이 복호화된 코드의 길이만큼 시프트시키기 위한 데이터 전송처리부
상기 데이터 전송처리부로 부터 전송되는 비트스트림 데이터를 클럭신호의 반주기를 기준으로 나누어 전송하기 위한 전송제어부
상기 전송제어부에서 상기 클럭신호의 반주기마다 전송되는 비트스트림 데이터에 대응되는 헤더정보를 독출하기 위한 제1테이블
상기 전송제어부에서 상기 클럭신호의 반주기마다 전송되는 비트스트림 데이터를 상기 제1테이블에서 전송되는 헤더정보의 비트만큼 회전시킨 후 출력하기 위한 로테이터
상기 로테이터에서 출력된 데이터와 상기 제1테이블에서 출력된 헤더정보에 의하여 대응되는 변환코드의 워드를 독출하기 위한 제2테이블
상기 클럭신호의 상승에지시 상기 제1테이블에서 출력되는 헤더코드길이를 래치한 후 상기 전송제어부로 출력하기 위한 래치
상기 래치에서 출력되는 코드길이와 상기 제1테이블에서 출력되는 코드길이를 가산하여 상기 클럭단위로 시프트되는 량을 제어하는 신호로 출력하기 위한 가산기를 포함함을 특징으로 하는 가변길이 복호화회로
[청구항 2]
제 1항에 있어서,상기 데이터 전송처리부는 상기 제1테이블의 데이터 처리조건을 맞추기 위하여 출력되는데이터의비트조정함을특징으로 하는가변길이 복호화회로.
[청구항 3]
제 2항에 있어서,상기 전송제어부는 상기 데이터 전송처리부로 부터 전송된 데이터를 상기 래치에서 제공되는 코드길이만큼 시프트시킨 후 출력하기 위한 배럴시프터; 상기 클럭신호의 하강에지시 상기 데이터 전송처리부로 부터 전송되는 데이터중 소정의 상위비트가 전송되도록 선택하고 상기 클럭신호의 상승에지시 상기 베럴시프터에서 출력되는 신호가 전송되도록 선택하기 위한선택수단포함함을특징으로 하는가변길이 복호화회로.
[청구항 4]
제 1항 또는 제 3항에 있어서,상기 래치는 상기 클럭신호의 하강에지시 처리된코드의길이래치함을특징으로 하는가변길이 복호화회로.
[청구항 5]
제 3항에 있어서,상기 선택수단은 인가되는 클럭신호의 상승에지와 하강에지 신호를 선택제어신호로 하여 2입력단으로 인가되는 상기 소정의 상위비트와 상기 베럴시프터의 출력신호를 선택적으로 출력하기 위한 멀티플렉서특징으로 하는가변길이 복호화회로.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
가변길이 복호화회로에서 클럭단위로 시프트되는 양을 제어하기 위해 가산기가 수행하는 연산의 구성 요소는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation가변길이 복호화회로 내의 가산기가 클럭 단위 시프트량을 제어하기 위해 수행하는 연산의 구성 요소(입력값)를 찾는 것이다.
-
2정보 추출
information_extraction청구항 1에서 가산기의 기능과 입력되는 데이터에 관한 내용을 추출한다.
- 상기 래치에서 출력되는 코드길이와 상기 제1테이블에서 출력되는 코드길이를 가산하여 상기 클럭단위로 시프트되는 량을 제어하는 신호로 출력하기 위한 가산기
-
3근거 선택
evidence_selection가산기가 가산하는 두 가지 구성 요소인 '래치에서 출력되는 코드길이'와 '제1테이블에서 출력되는 코드길이'를 선택한다.
- 상기 래치에서 출력되는 코드길이와 상기 제1테이블에서 출력되는 코드길이를 가산
-
4논리 통합
logical_integration가산기는 래치로부터 오는 코드길이와 제1테이블로부터 오는 코드길이를 더하는 연산을 수행함을 확인한다.
- 상기 래치에서 출력되는 코드길이와 상기 제1테이블에서 출력되는 코드길이를 가산
-
5결론 도출
conclusion_formulation가산기의 연산 구성 요소는 래치에서 출력되는 코드길이와 제1테이블에서 출력되는 코드길이다.
-
6답변 생성
answer_generation추출된 구성 요소를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
상기 래치에서 출력되는 코드길이와 상기 제1테이블에서 출력되는 코드길이
핵심 해석 (core_interpretation)
가변길이 복호화회로에서 클럭 단위 시프트량을 제어하기 위해, 래치된 코드길이와 제1테이블의 코드길이를 가산하여 제어 신호를 생성하는 기술에 관한 것이다.