가공데이터 · 특허 지식베이스

반도체집적회로장치및그제조방법 document_id 1019940020874

출원번호
1019940020874
분류
전기(H섹션)
문맥 (context)
[청구항 3] 제1항에 있어서,상기 직접주변회로의 n채널형 misfet을 상기 메모리셀의 메모리셀선택용 misfet과 평면적으로 동일한 형상, 동일한치수구성한것을특징으로 하는반도체집적회로장치. [청구항 4] 제1항에 있어서,상기 직접주변회로의 제1의 패드층을 상기 메모리셀의 정보축적용 용량소자의 축적전극과 평면적으로 동일한 형상, 동일한치수구성한것을특징으로 하는반도체집적회로장치. [청구항 5] 제1항에 있어서,상기 직접주변회로는 1쌍의 n채널형 misfet으로 래치회로를 구성한센스엠프인것을특징으로 하는반도체집적회로장치. [청구항 6] 제1항에 있어서,상기 비트선이 상기 제2도전막으로 구성된 서브비트선과 상기 제5도전막으로 구성된 메인 비트선으로 계층화되고, 상기 서브비트선과 상기 메인비트선이 n채널형 misfet을 거쳐서접속되어있는것을특징으로 하는반도체집적회로장치. [청구항 11] 제10항에 있어서,상기제1 및 제2의 능동영역은 상기 행 및 열방향에 대해서 경사진 방향배치되어 있는반도체집적회로장치. [청구항 12] 제10항에 있어서,상기 메모리셀영역에 있어서 상기 서브비트선은 상기 서브비트선과 상기 제1반도체영역간에 형성된 제1플러그전극을 거쳐서 상기 제1반도체영역접속되는반도체집적회로장치. [청구항 13] 제10항에 있어서,상기 메모리셀영역에 있어서 상기 제2반도체영역은 제2 및 제3플러그전극을 거쳐서 상기 용량소자접속되어 있는반도체집적회로장치. [청구항 14] 제10항에 있어서,상기 스위칭misfet의 제3반도체영역은 상기 제4플러그전극을 거쳐서 상기 서브비트선과접속되어 있는반도체집적회로장치. [청구항 15] 제10항에 있어서,상기 스위칭misfet의 제4반도체영역은 제5 및 제6플러그전극을 거쳐서 상기 메인비트선과접속되어 있는반도체집적회로장치. [청구항 16] 제10항에 있어서,상기 용량소자는 축적전극과 축적전극상에 마련된 플레이트전극을 갖고, 상기 제4반도체 영역은 상기 축적전극과 같은 층의 도전막으로 구성된 패드층을 거쳐서 상기 메인비트선접속되어 있는반도체집적회로장치. [청구항 17] 제15항에 있어서,상기 스위칭misfet의 제4반도체영역은 상기 제5 및 제6플러그전극, 상기 축적전극과 같은 층의 도전막으로 구성된 패드층을 거쳐서 상기 메인비트선과접속되어 있는반도체집적회로장치. [청구항 18] 제10항에 있어서,상기 스위치영역에 상기 서브비트선과 프리챠지전압공급배선간에 접속된 프리챠지 misfet을 또 갖고, 상기 프리챠지 misfet은 상기 배선과 상기 제3 및 제4반도체영역으로 이루어진반도체집적회로장치. [청구항 19] 제18항에 있어서,상기 용량소자는 축적전극과 축적전극상의 플레이트전극을 갖고, 상기 프리챠지전압공급배선은 상기 축적전극과 같은 층의도전막으로 이루어진반도체집적회로장치. [청구항 20] 제19항에 있어서,상기 프리챠지전압공급배선은 상기 행방향연장하는반도체집적회로장치. [청구항 21] 제18항에 있어서,상기 프리챠지misfet의 게이트전극을 구성하는 배선과, 상기 스위칭 misfet의 게이트전극을 구성하는 배선은 양자로 상기 1쌍의 배선구성하는반도체집적회로장치. [청구항 22] 제21항에 있어서,상기 스위칭misfet과 상기 프리챠지 misfet는 1개의 상기 제2의 능동영역중형성되어 있는반도체집적회로장치. [청구항 23] 제21항에 있어서,상기 스위칭misfet과 상기 프리챠지 misfet는 각각의 제2의 능동영역중형성되어 있는반도체집적회로장치. [청구항 24] 제10항에 있어서,상기 반도체기판은 상기 메모리셀영역과 스위치영역과는 다른 영역에 주변회로형성영역을 갖고, 상기 주변회로형성영역에는 주변회로용형성되어 있는반도체집적회로장치. [청구항 25] 제24항에 있어서,상기nan메모리셀영역과 상기 스위치영역의 반도체기판의 주면은 상기 주변회로형성영역의 반도체기판의 주면보다도 낮은 반도체집적회로장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
스위칭 misfet의 제4반도체영역이 메인 비트선과 접속되기 위해 거치는 구성 요소들은 무엇인가?
추론 과정 (compact_reasoning)
  1. 1과제 해석task_interpretation

    스위칭 misfet의 제4반도체영역이 메인 비트선과 접속되기 위해 거치는 구성 요소들을 찾는다.

  2. 2정보 추출information_extraction

    청구항 15, 16, 17에서 스위칭 misfet의 제4반도체영역과 메인 비트선 사이의 접속 관계를 설명하는 구절을 추출한다.

    • 상기 스위칭misfet의 제4반도체영역은 제5 및 제6플러그전극을 거쳐서 상기 메인비트선과접속되어 있는
    • 상기 스위칭misfet의 제4반도체영역은 상기 제5 및 제6플러그전극, 상기 축적전극과 같은 층의 도전막으로 구성된 패드층을 거쳐서 상기 메인비트선과접속되어 있는
  3. 3근거 선택evidence_selection

    제4반도체영역이 메인 비트선과 접속될 때 거치는 구성 요소인 '제5 및 제6플러그전극'과 '패드층'을 선택한다.

    • 제5 및 제6플러그전극, 상기 축적전극과 같은 층의 도전막으로 구성된 패드층
  4. 4논리 통합logical_integration

    청구항 17은 청구항 15와 16의 내용을 통합하여, 제4반도체영역이 제5 및 제6플러그전극과 패드층을 모두 거쳐 메인 비트선에 접속됨을 명시한다.

    • 상기 스위칭misfet의 제4반도체영역은 상기 제5 및 제6플러그전극, 상기 축적전극과 같은 층의 도전막으로 구성된 패드층을 거쳐서 상기 메인비트선과접속되어 있는
  5. 5결론 도출conclusion_formulation

    스위칭 misfet의 제4반도체영역이 메인 비트선과 접속되기 위해 거치는 구성 요소는 제5 및 제6플러그전극과 패드층이다.

  6. 6답변 생성answer_generation

    추출된 구성 요소들을 리스트 형식으로 정리하여 최종 답변을 생성한다.

최종 답변 (final_answer)
제5 및 제6플러그전극, 패드층(축적전극과 같은 층의 도전막으로 구성된 패드층)
핵심 해석 (core_interpretation)
스위칭 misfet의 제4반도체영역이 메인 비트선과 전기적으로 연결되기 위해 플러그전극과 패드층을 거치는 물리적 접속 구조를 정의한다.