직접대역확산 통신방식의 디지탈 수신장치 document_id 1019940026239

[청구항 1] 수신신호에서 반송파를 제거하여 중간주파변환하는 수신수단을 구비한 직접대역확산통신방식의 수신기에 있어서 소정 pn클럭을 입력받아 기준 pn코드를 생성 출력하는 pn코드 발생수단과 소정 전송로를 통해 디지털 i채널수신신호 및 q채널수신신호를 입력받아 i채널의 래이트신호, 펑츄얼신호, 얼리신호와 q채널의 래이트신호, 펑츄얼신호, 얼리신호를 생성하고, 상기 생성된 i채널의 래이트신호, 펑츄얼신호, 얼리신호와 q채널의 래이트신호, 펑츄얼신호, 얼리신호를 상기 기준 pn코드에 의해 각각 역확산하여 출력하는 역확산수단과, 상기 역확산수단으로부터 역확산된 i채널 및 q채널의 래이트신호, 펑츄얼신호, 얼리신호를 입력받아 상기 각 입력들을 1심볼 듀레이션동안 각각 누적가산하여 제1-제3 i채널덤프신호와 제1-제3 q채널덤프신호로 각각 출력하는 누산복제수단과, 상기 누산복제수단으로부터 출력된 제1-제3 i채널덤프신호와 제1-제3 q채널덤프신호를 각각 자승연산하여 제1-제3 i채널자승신호와 제1-제3 q채널 자승신호로 출력하는 자승연산수단과, 상기 자승연산수단으로부터 출력된 제1 i채널자승신호와 제1 q채널자승선호를 가산하여 제1가산신호로 출력하고, 상기 제2 i채널자승신호와 제2 q채널자승신호를 가산하여 제2가산신호로 출력하며, 상기 제3 i채널자승신호와 제3 q채널자승신호를 가산하여 제3가산신호로 각각 출력하는 가산수단과 상기 제1~3가산신호를 입력받으며, 각각의 입력신호들을 제곱근 연산하여 제1~3연산신호로 출력하는 제곱근연산수단과 상기 i채널수신신호 및 q채널수신신호와 상기 기준 pn코드를 입력받으며, 상기 수신신호들과 상기 pn코드와의 상관관계를 구하고, 이에 대응하는 적응 임계치를 생성출력하는 적응 임계치 발생수단과 상기 제곱근연산수단으로부터 연산된 제1-제3연산신호를 입력하여 상기 적응 임계치 제어수단으로부터 출력된 가변 임계치와 비교하여 초기동기 유무를 검출하는 초기동기 검출수단과, 상기 제곱근연산수단으로부터 연산된 제1,제3연산신호의 차값과 상기 적응 임계치 제어수단으로부터 출력된 가변 임계치와 각각 비교하여 상기 i, q채널수신신호와 상기 제1~3pn코드들과의 초기 동기를 1칩구간 이내로 유지하기 위한 pn클럭제어신호를 생성출력하는 코드트래킹제어수단과 상기 코드검색제어신호와 상기 pn클럭제어신호를 입력받으며, 상기 두입력신호의 제어하에 속도조절되는 pn클럭을 생성출력하는 pn클럭제어수단으로 구성함을 특징으로 하는 직접대역확산 통신방식 수신기 [청구항 2] 제1항에 있어서,상기 역확산수단은, 상기 i채널성분신호를 시스템클럭(sclk)신호에 의해 디지털 변화된 i채널래이트신호(l)로 출력하는 제1a/d변환기(215)와, 상기 제1a/d변환기(215)로부터 디지털 변환된 i채널래이트신호(l)를 상기 시스템 클럭에 의해 반칩 쉬프트하여 펑츄얼신호(p)를 출력하는 제1지연기(217)와, 상기 제1지연기(217)로부터 출력된 i채널펑츄얼신호(p)를 상기 시스템 클럭에 의해 반칩 쉬프트하여 얼리(e)신호를 출력하는 제2지연기(218)와, 상기 q채널신호를 디지털 변환된 래이트(l)신호로 출력하는 제2 a/d 변환기와, 상기 제2 a/d변환기(216)로부터 출력된 q채널 래이트신호(l)를 상기 시스템클럭신호에 의해 반칩 쉬프트시켜 q채널 펑츄얼신호(p)를 출력하는 제3지연기(219)와, 상기 제3지연기(219)로부터 출력된 q채널 펑츄얼신호(p)를 상기 시스템클럭신호에 의해 반칩 쉬프트시켜 q채널 얼리신호(e)를 출력하는 제4지연기(210)와, 상기 발생된 기준 pn코드와 상기 제4지연기(210)로부터 출력된 q채널 얼리신호(e)를 승산하여 제3 q채널 역확산신호를 출력하는 제6승산기(216)와, 상기 제3지연기(219)로부터 출력된 q채널 펑츄얼신호(p)와 상기 제6승산기(216)로부터 출력된 제3 q채널 역확산신호를 승산하여 제2 q채널 역확산신호를 출력하는 제5승산기(215)와, 상기 제2 a/d변환기(216)로부터 출력된 q채널 래이트신호(l)와 상기 제5승산기(215)로부터 출력된 제2 q채널 역확산신호를 승산하여 제1 q채널 역확산신호를 출력하는 제4승산기(214)와, 상기 제2지연기(219)로부터 출력된 i채널얼리신호(e)와 상기 제4승산기(214)로부터 출력된 제1 q채널 역확산신호를 승산하여 제3 i채널역확산신호를 출력하는 제3승산기(213)와, 상기 제1지연기(219)로부터 출력된 i채널펑츄얼신호(p)와 상기 제3승산기(213)로부터 출력된 제3 q채널 역확산신호를 승산하여 제2 i채널역확산신호를 출력하는 제2승산기(212)와, 상기 제1 a/d 변환기(215)로부터 출력된 i채널래이트(l)와 상기 제2승산기(212)로부터 출력된 제2 i채널 역확산신호를 승산하여 제1 i채널 역확산신호를 출력하는제1승산기구성함을특징으로 하는직접대역확산 통신방식 수신기. [청구항 3] 제2항에 있어서,상기 초기동기 검출수단은, 상기 제곱근연산수단으로부터 제곱근하여 출력된 래이트신호, 펑츄얼신호, 얼리신호를 상기 적응 임계치 발생수단으로부터 발생된 가변 임계치와 비교하여 출력하는 제1-제3 비교기(126-238)와, 상기 제1-제3 비교기(236-238)로부터 얼리, 펑츄얼, 래이트신호중 가변임계치와 비교출력된 신호를 받아 논리합하여 hit신호를 출력하는 오아게이트(239)와, 상기 오아게이트(239)로부터 hit신호를 입력받아 노이즈로 인한 폴스알람이 폴스패일을 방지하기 판단신호를 출력하는 초기동기 검출부(240)와, 상기 초기동기 검출부(240)로부터 판단신호를 받아 코드 검색 제어신호를 출력하는코드동기제어부구성함을특징으로 하는직접대역확산 통신방식 수신기. [청구항 4] 제3항에 있어서,상기 코드트래킹 제어수단은, 상기 제곱근수단으로부터 출력된 래이트신호와 얼리신호를 입력받아 상기 두 신호를 감산하여 기준 pn코드와 수신된 확신호와의 위상차를 반영하는 오차신호를 출력하는 감산기(232)와, 상기 감산기(232)로부터 출력된 오차신호를 상기 적응 임계치 제어부(242)로부터 발생된 임계치와 비교하여 출력하는 제4비교기(243)와, 상기 제곱근연산수단으로부터 출력된 래이트신호와 얼리신호를 입력받아 상기 제4비교기(243)로부터 출력된 신호를 입력하여 기준 pn코드의 초기동기를 로1칩구간 이내로 유지하기 위한 pn클럭제어신호를 생성하여코드추적제어기구성함을특징으로 하는직접대역확산 통식방식 수신기. [청구항 5] 수신신호에서 반송파를 제거하여 중간주파변환하는 수신수단을 구비한 직접대역확산통신방식의 수신기에 있어서 소정 pn클럭을 입력받아 기준 pn코드를 생성 출력하는 pn코드 발생수단과 소정 전송로를 통해 디지털 i채널수신신호를 입력받아 i채널의 래이트신호, 펑츄얼신호, 얼리신호를 생성하고, 상기 생성된 i채널의 래이트신호, 펑츄얼신호, 얼리신호를 상기 기준 pn코드에 의해 각각 역확산하여 출력하는 i채널 역확산수단과, 소정 전송로를 통해 디지털 q채널수신신호를 입력받아 q채널의 래이트 신호, 평츄얼신호, 얼리신호를 생성하고, 상기 생성된 q채널의 래이트신호, 펑츄얼신호, 얼리신호를 상기 기준 pn코드에 의해 각각 역확산하여 출력하는 q채널 역확산수단과, 상기 i채널 역확산수단과 q채널 역확산수단으로부터 역확산된 i채널 및 q채널의 래이트신호, 펑츄얼신호, 얼리신호를 입력받아 상기 각 입력신호들을 1심볼 듀레이션동안 각각 누적가산하여 제1-제3 i채널덤프신호와 제1-제3 q채널덤프신호로 각각 출력하는 누산복제수단과, 상기 누산복제수단으로부터 출력된 제1-제3 i채널덤프신호와 제1-제3 q채널덤프신호를 각각 자승연산하여 제1-제3 i채널자승신호와 제1-제3 q채널자승신호로 출력하는 자승연산수단과, 상기 자승연산수단으로부터 출력된 제1 i채널자승신호와 제1 q채널자승신호를 가산하여 제1가산신호로 출력하고, 상기 제2 i채널자승신호와 제2 q채널자승신호를 가산하여 제2가산신호로 출력하며, 상기 제3 i채널자승신호와 제3 q채널자승신호를 가산하여 제3가산신호로 각각 출력하는 가산수단과 상기 제1~3가산신호를 입력받으며, 각각의 입력신호들을 제곱근연산하여 제1~3연산신호로 출력하는 제곱근연산수단과 상기 i채널수신신호 및 q채널수신신호와 상기 기준 pn코드를 입력받으며, 상기 수신신호들과 상기 pn코드와의 상관관계를 구하고, 이에 대응하는 적응 임게치를 생성출력하는 적응 임계치 발생수단과 상기 제곱근연산수단으로부터 연산된 제1-제3연산신호를 입력하여 상기 적응 임계치 제어수단으로부터 출력된 가변 임계치와 비교하여 초기동기 유무를 검출하는 초기동기 검출수단과, 상기 제곱근연산수단으로부터 연산된 제1, 제3연산신호의 차값과 상기 적응 임계치 제어수단으로부터 출력된 가변 임계치와 각각 비교하여 상기 i, q채널수신신호와 상기 제1~3pn코드들과의 초기 동기를 1칩구간 이내로 유지하기 위한 pn클럭제어신호를 생성출력하는 코드트래킹제어수단과 상기 코드검색제어신호와 상기 pn클럭제어신호를 입력받으며, 상기 두 입력신호의 제어하에 속도조절되는 pn클럭을 생성출력하는 pn클럭제어수단으로 구성함을 특징으로 하는 직접대역확산 통신방식 수신기 [청구항 6] 제5항에 있어서,상기q채널 역확산수단은, 상기 q채널신호를 디지털 변환된 래이트(l)신호로 출력하는 제2 a/d 변환기(216)와, 상기 제2 a/d 변환기(216)로부터 출력된 q채널 래이트신호(l)를 상기 시스템클럭신호에 의해 반칩 쉬프트시켜 q채널 펑츄얼신호(p)를 출력하는 제3지연기(219)와, 상기 제3지연기(219)로부터 출력된 q채널 펑츄얼신호(p)를 상기 시스템 클럭신호에 의해 반칩 쉬프트시켜 q채널 얼리신호(e)를 출력하는 제4지연기(210)와, 상기 발생된 기준 pn코드와 상기 제4지연기(210)로부터 출력된 q채널 얼리신호(e)를 승산하여 제3 q채널 역확산신호를 출력하는 제6승산기(216)와, 상기 제3지연기(219)로부터 출력된 q채널 펑츄얼신호(p)와 상기 제6승산기(216)로부터 출력된 제3 q채널 역확산신호를 승산하여 제2 q채널 역확신신호를 출력하는 제5승산기(215)와, 상기 제2 a/d 변환기(216)로부터 출력된 q채널 래이트신호(l)와 상기 제5승산기(215)로부터 출력된 제2 q채널 역확산신호를 승산하여 제1 q채널 역확산신호를 출력하는제4승산기구성함을특징으로 하는직접대역확산 통신방식 수신기. [청구항 7] 제5항에 있어서,상기i채널 역확산수단은, 상기 i채널신호를 시스템클럭(sclk)신호에 의해 디지털 변환된 i채널래이트신호(l)로 출력하는 제1 a/d변환기(215)와, 상기 제1 a/d변환기(215)로부터 디지털 변환된 i채널래이트신호(l)를 상기 시스템 클럭에 의해 반칩 쉬프트하여 펑츄얼신호(p)를 출력하는 제1지연 기(217)와, 상기 제1지연기(217)로부터 출력된 i채널펑츄얼신호(p)를 상기 시스템 클럭에 의해 반칩 쉬프트하여 얼리(e)신호를 출력하는 제2지연기(218)와, 상기 제2지연기(219)로부터 출력된 i채널 얼리신호(e)와 상기 제4승산기(214)로부터 출력된 제 1 q채널 역확산신호를 승산하여 제3 i채널 역확산 신호를 출력하는 제3승산기(213)와, 상기 제1지연기(219)로부터 출력된 i채널 펑츄얼신호(p)와 상기 제3승산기(213)로부터 출력된 제3 q채널 역확산신호를 승산하여 제2 i채널 역확산신호를 출력하는 제2승산기(212)와, 상기 제1 a/d변환기(215)로부터 출력된 i채널 래이트(l)와 상기 제2승산기(212)로부터 출력된 제2 i채널 역확산신호를 승산하여 제1 i채널 역확산신호를 출력하는제1승산기구성함을특징으로 하는직접대역확산 통신방식 수신기.