문맥 (context)
[청구항 2]
제1항에 있어서,상기 외부 전극체를 형성하기 위한 공정이 상기 코아 부재와 상기 하부 전극막 상에 제1스페이서막을 형성한 후, 상기 제1스페이서막에 대해 이방성 에칭을 수행하여, 상기 코아 부재의 수직 측벽 상에만 상기 제1스페이서막을 남겨 제1스페이서를 형성하는 단계, 상기 코아 부재, 상기 하부 전극막 및 상기 제1스페이서 상에 제1도전막을 형성하는 단계, 상기 제1도전막의 전체 표면 상에 제2스페이서막을 형성한 후, 상기 제2스페이서막에 대해 이방성 에칭을 수행하여, 상기 제1도전막의 수직 측벽 상에만 상기 제2스페이서막을 남겨 제2스페이서를 형성하는 단계, 및 상기 제2스페이서 및 상기 제1도전막의 표면 상에 제2도전막을 형성한 후, 상기 절연막이 노출될 때까지 상기 제1 및 제2도전막과 상기 하부 전극막에 대해 이방성 에칭을 수행하여, 상기 제1도전막으로부터 제1원통 전극을 그리고 상기 제2도전막으로부터 제2원통 전극을 형성하는단계포함하는것을특징으로 하는반도체 장치의 제조 공정.
[청구항 3]
제2항에 있어서,상기 내부 전극체를 형성하기 위한 공정이 상기 제2원통 전극의 높이와 실질적으로 동일한 높이로 상기 절연막의 노출된 부분 상에 제3스페이서를 형성하는 단계, 에칭으로 상기 코아 부재를 제거한 후, 상기 제1 및 제2원통 전극 및 상기 제1 내지 제3스페이서의 표면 상에 제3도전막을 형성하는 단계, 상기 제3도전막의 전체 표면 상에 제4스페이서막을 형성한 후, 상기 제4스페이서막에 대해 이방성 에칭을 수행하여, 상기 외부 전극체의 내부 주변의 안쪽에 위치된 상기 제3도전막의 수직 부분에만 상기 제4스페이서막을 남겨 제4스페이서를 형성하는 단계, 상기 제3도전막과 상기 제4스페이서의 표면 상에 제4도전막을 형성하는 단계, 및 상기 제1 내지 제4스페이서가 노출되어 상기 제3도전막으로부터 제3원통 전극을 그리고 상기 제4도전막으로부터 제4원통 전극이 형성될 때까지, 상기 제3 및 제4도전막에 대해 이방성 에칭을 수행하는단계포함하는것을특징으로 하는반도체 장치의 제조 공정.
[청구항 4]
제2항에 있어서,상기 내부 전극체를 형성하기 위한 공정이 상기 제2원통 전극의 높이와 실질적으로 동일한 높이로 상기 절연막의 노출된 부분 상에 제3스페이서를 형성하는 단계, 에칭으로 상기 코아 부재를 제거한 후, 상기 제1 및 제2원통 전극 및 상기 제1 내지 제3스페이서의 표면 상에 제3도전막을 형성하는 단계, 상기 외부 전극체의 내부 주변부 상에 위치된 상기 제3도전막의 수직부에 측벽을 완전히 매립하기 위해 제4스페이서를 형성하는 단계, 및 상기 제1 내지 제3스페이서가 노출되어 상기 제3도전막으로부터 제3원통 전극을 형성하도록 상기 제3도전막에 대해 이방성 에칭을 수행하는단계포함하는것을특징으로 하는반도체 장치의 제조 공정.
[청구항 5]
제1항에 있어서,상기 하부 전극막이 상기 반도체 기판 상에 형성된 트랜지스터의 소스 영역 및 드레인 영역 중의 하나에 접속되고, 상기 캐패시터가 상기 트랜지스터와 함께 dram셀형성하는것을특징으로 하는반도체 장치의 제조 공정.
[청구항 6]
제1항에 있어서,상기 코아 부재가실리콘 산화막형성되는것을특징으로 하는반도체 장치의 제조 공정.
[청구항 7]
제6항에 있어서,다결정 실리콘막으로 이루어진 마스크막이상기코아부재의상기실리콘 산화막상형성되는것을특징으로 하는반도체 장치의 제조 공정.
[청구항 8]
제1항에 있어서,상기 하부 전극막 및 상기 도전막이다결정 실리콘형성되는것을특징으로 하는반도체 장치의 제조 공정.
[청구항 9]
제1항에 있어서,상기 스페이서막이실리콘 질화막형성되는것을특징으로 하는반도체 장치의 제조 공정.
[청구항 10]
제1항에 있어서,상기 코아 부재가 원통 구조로 형성되고, 상기 원통 전극이동심원배열되는것을특징으로 하는반도체 장치의 제조 공정.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
외부 전극체를 형성하는 공정에서 제1원통 전극과 제2원통 전극을 각각 형성하기 위해 수행되는 이방성 에칭의 대상은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation외부 전극체를 형성하는 공정 중 제1원통 전극과 제2원통 전극을 형성하기 위해 수행되는 이방성 에칭의 대상을 찾는 것이다.
-
2정보 추출
information_extraction청구항 2에서 외부 전극체 형성 공정 중 제1 및 제2원통 전극을 형성하는 단계의 에칭 조건을 추출한다.
- 상기 제1 및 제2도전막과 상기 하부 전극막에 대해 이방성 에칭을 수행하여, 상기 제1도전막으로부터 제1원통 전극을 그리고 상기 제2도전막으로부터 제2원통 전극을 형성하는 단계
-
3근거 선택
evidence_selection이방성 에칭의 대상이 명시된 구절을 선택한다.
- 상기 제1 및 제2도전막과 상기 하부 전극막에 대해 이방성 에칭을 수행
-
4논리 통합
logical_integration에칭을 수행하여 제1원통 전극과 제2원통 전극을 형성하는 대상이 제1 및 제2도전막과 하부 전극막임을 확인한다.
- 상기 제1 및 제2도전막과 상기 하부 전극막에 대해 이방성 에칭을 수행하여, 상기 제1도전막으로부터 제1원통 전극을 그리고 상기 제2도전막으로부터 제2원통 전극을 형성하는 단계
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 에칭의 대상인 '제1 및 제2도전막과 상기 하부 전극막'을 도출한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
제1 및 제2도전막과 상기 하부 전극막
핵심 해석 (core_interpretation)
외부 전극체 형성 과정에서 제1 및 제2도전막과 하부 전극막을 이방성 에칭함으로써, 각각의 도전막으로부터 제1원통 전극과 제2원통 전극을 형성하는 공정 기술을 나타낸다.