높은얼리전압,고주파성능및고항복전압특성을구비한상보형바이폴라트랜지스터및그제조방법 document_id 1019940700984

[청구항 2] 제1항에 있어서,상기 트랜지스터는 적어도 100의 전류이득, 적어도 12볼트특징되어 지는 바이폴라 트랜지스터. [청구항 3] 제1항에 있어서,평면반도체 표면을 따라 형성된 집적회로의 트랜지스터는, 표면에 대하여 수직구조로 되어 있는 트랜지스터; 표면 아래에 매몰되어 있는 콜렉터의 고농도로 도프된 영역; 고농도로 도프된 매몰 콜렉터영역 위에 위치된 베이스; 및 베이스가 형성되어 있는 도프된 영역으로 둘러싸인 영역에 있는 콜렉터 위에 위치한에미터로이루어진것을특징으로 하는 바이폴라 트랜지스터. [청구항 4] 제3항에 있어서,콜렉터가 n형 도전체로 되고 상기 트랜지스터는 적어도 7㎓의주파수응답갖는것을특징으로 하는 바이폴라 트랜지스터. [청구항 6] 제5항에 있어서,상기제1 및 제2 트랜지스터는 각각 적어도 40볼트의 얼리전압, 적어도 12볼트의 bvcbo 및 적어도 3 ㎓주파수응답갖는것을특징으로 하는집적회로. [청구항 7] 제6항에 있어서,상기npn 트랜지스터는적어도60볼트의얼리전압갖는것을특징으로 하는집적회로. [청구항 8] 제5항에 있어서,및 제2 트랜지스터는 각각 적어도 100의전류이득갖는것을특징으로 하는집적회로. [청구항 9] 제5항에 있어서,표면과 고농도로 도프된 콜렉터영역 사이에 위치된 보다 저농도로 도프된 콜렉터영역과, 표면 아래에 있는 고농도로 도프된 콜렉터영역을 가지고, 각각 반도체표면에 대하여 수직구조로 되어 있는 상기 제1 및 제2 트랜지스터에 있어서, 상기 각 트랜지스터는 보다 저농도로 도프된 콜렉터영역에 인접한 영역에 형성된 베이스; 및 고농도로 도프된 콜렉터영역 위에 위치되고, 베이스가 형성되어 있는 영역으로 둘러싸인에미터더포함되는것을특징으로 하는집적회로. [청구항 10] 제9항에 있어서,및 제2 트랜지스터의 적어도 어느하나는 0.7 내지 1.5 미크론 범위의 폭을 갖는 저농도로 도프된 영역을 갖고, 베이스 내의 정상치 순불순물농도는 보다 저농도로 도프된 콜렉터영역의 정상치 순불순물농도적어도50배인것을특징으로 하는집적회로. [청구항 11] 제9항에 있어서,및 제2 트랜지스터는, 0.15 내지 0.35미크론의 베이스폭; 및 베이스로 부터 고농도로 도프된 콜렉터영역으로 0.7 내지 1.5 미크론을 확장된 저농도로 도프된 콜렉터폭각각 특징으로 하는집적회로. [청구항 12] 제5항에 있어서,및 제2 트랜지스터는 정상치 순불순물농도가 보다 저농도로 도프된 콜렉터영역에 있는 정상치 순불순물농도의 적어도 50배인베이스구비한것을특징으로 하는집적회로. [청구항 13] 제5항에 있어서,번째 두께의 인접한 제2 반도체층 위쪽에 형성된 첫번째 두께의 제1 에피텍셜성장 반도체층으로 이루어진 각각의 섬; 트랜지스터 섬의 두번째 층의 주로 형성된 각 트랜지스터의 고농도로 도프된 콜렉터영역; 트랜지스터 섬의 첫번째 층에 전적으로 형성된 각 트랜지스터를 위한 베이스영역; 베이스영역과 고농도로 도프된 콜렉터영역 사이의 트랜지스터 섬의 첫번째 층에 형성된 각 트랜지스터의 보다 고농도로 도프된 콜렉터영역; 베이스영역과 고농도로 도프된 콜렉터영역 사이의 첫번째층 두께부분과 사실상 대응하는 각 트랜지스터를 위한 콜렉터폭; 제1트랜지스터의 저농도로 도프된 콜렉터영역폭의 0.75 내지 1.3배 범위에 있는 제2 틀내지스터의 저농도로 도프된콜렉터영역폭으로이루어진것을특징으로 하는집적회로. [청구항 14] 제5항에 있어서,제1 트랜지스터의 콜렉터의 고농도로 도프된 영역은 주로 붕소로 도프되어 지고, 제2 트랜지스터의 고농도로 도포된 영역은주로인도프되는것을특징으로 하는집적회로. [청구항 15] 제9항에 있어서,및 제2 트랜지스터의 베이스들은 사실상 유사한 콜렉터폭으로 각 트랜지스터를 제공하는 반도체표면 아래에 유사한확산깊이갖는것을특징으로 하는집적회로. [청구항 16] 제9항에 있어서,제1 트랜지스터의 베이스는 인으로 도프되고, 제2 트랜지스터의 베이스는붕소도프되는것을특징으로 하는집적회로. [청구항 17] 제9항에 있어서,복수의 부가pnp의 npn 트랜지스터는 베이스가 형성되어 있는 영역에 의해 둘러싸인 영역 및 콜렉터 위에 위치된 에미터를 갖는 제1 및 제2 트랜지스터와 같은수직구조로이루어진것을특징으로 하는집적회로. [청구항 18] 제17항에 있어서,번째의 전기적으로 분리된 반도체섬에 형성되고, 적어도 4 ㎓의 주파수응답을 구비한 n채널더포함하는것을특징으로 하는집적회로. [청구항 19] 제17항에 있어서,상기 회로는 1/2 lsb의 30 ns보다 작은 정착시간 및 적어도 11비트 레졸루션으로 디지탈-아날로그 변환을 실행하기 위해배열된것을특징으로 하는집적회로. [청구항 20] 제19항에 있어서,트랜지스터들은 변환된 신호용 전압출력단에 적분된 전류를 제공하기 위해서배열된것을특징으로 하는집적회로. [청구항 21] 제17항에 있어서,상기 회로는 적어도 500 ㎒의 대역폭 및 적어도 2000 v/㎲의 스루-레이트로 특징되는궤환증폭기배열된것을특징으로 하는집적회로. [청구항 22] 제21항에 있어서,상기 회로는 25 ㎃보다 작은 공급전류로 동작할 수있는것을특징으로 하는집적회로. [청구항 23] 제21항에 있어서,증폭기회로는 10 ns보다 작은 정착시간특징으로 하는집적회로. [청구항 24] 제21항에 있어서,상기 회호는 100 오옴 부하로 정상에서 ±3정상볼트의 출력전압을 갖는전류증폭기배열되는것을특징으로 하는직접회로. [청구항 25] 제19항에 있어서,상기 회로는 50 ns보다 작은 획득시간을 갖는 샘플 및 홀드회로를 제공하기 위하여복수의궤환증폭기배열된것을특징으로 하는집적회로. [청구항 26] 제25항에 있어서,상기 샘플 및 홀드회로는 적어도 100v/㎲의 스루-레이트 및 20 ㎒의 대역폭특징되는집적회로. [청구항 27] 제19항에 있어서,상기 회로는 1.5ns보다 작은 전달지연으로 특징되는비교기배열되는것을특징으로 하는집적회로. [청구항 28] 제27항에 있어서,상기 비교기회로는 ecl 호환출력레벨 및 1 ns보다 작은 전달지연특징되는집적회로. [청구항 29] 제5항에 있어서,주로 실리콘으로 된 다결정 반도체재료에 각각 형성되는 제1 및 제2 트랜지스터의 콜렉터들; 순수 p형 도전성을 제공하기 위해 붕소로 주로 도프된 제1 트랜지스터 콜렉터의 고농도로 도프된 영역; 순수 n형 도전성을 제공하기 위해 인으로 주로 도프된 제2 트랜지스터 콜렉터의 고농도로 도프된 영역; 및 격자결함을 줄이기 위해 순불순물농도보다 적은 농도에서 실리콘의 원자반경보다 더큰 원자반경으로 특징되는, 부가의 불순물을 포함하는 적어도 하나의 고농도로 도프된트랜지스터의콜렉터영역으로이루어진것을특징으로 하는집적회로. [청구항 30] 제29항에 있어서,상기 부가의 불순물은 비소, 안티몬 및 게르마늄으로 구성된 일군으로부터선택되는것을특징으로 하는집적회로. [청구항 31] 제9항에 있어서,제2 트랜지스터의 베이스에서 고농도로 도프된 콜렉터영역까지 거리는 제1 트랜지스터의 베이스로 부터 고농도로 도프된 콜렉터영역까지 거리의 0.75 내지 1.3배범위에있는것을특징으로 하는집적회로. [청구항 32] 제5항에 있어서,및 제2 반도체섬들은 절연층 상에 형성되고, 절연층에서 반도체표면으로 확장된 트랜치에 의해 다른 어느하나로 부터 전기적으로 분리되고, 상기 트랜치는 유전재료로 이루어진 벽부분에 의해한정되는것을특징으로 하는집적회로. [청구항 33] 제9항에 있어서,및 제2 트랜지스터로 된 회로는: 반도체표면으로 부터 고농도로 도프된 콜렉터영역으로 확장된 콜렉터 콘택영역; 및 베이스와 콜렉터 콘택영역 사이에 전기적 분리를 제공하기 위하여 반도체 표면에 리세스된 절연영역으로 이루어진집적회로. [청구항 34] 제9항에 있어서,번째 반도체섬에 형성된 전계효과 트랜지스터를 포함하는 회로는 반도체표면을 따라 형성된 소정의 간격이 떨어진 소오스 및 드레인영역; 소오스 및 드레인영역 사이의 채널영역; 및 채널영역내의 소오스 및 드레인영역 사이에 흐르는 전류를 유효하게 제어하기 위하여 위치된제1게이트로이루어진것을특징으로 하는집적회로. [청구항 35] 제34항에 있어서,전계효과 트랜지스터는 반도체표면을 따라 형성된 제1 게이트영역을 갖고 jfet이고, 상기 jfet는 세번째 섬안에 형성된 제2 게이트영역을 더 포함하고, 상기 채널영역은 제1및제2게이트영역사이위치된것을특징으로 하는집적회로. [청구항 36] 제34항에 있어서,더욱 고농도로 도프된 외부베이스영역에 의해 둘러싸인 내부베이스영역으로 각각 이루어진 제1 및 제2 트랜지스터; 상기 내부베이스와 유사한 구조를 갖는 내부베이스 형성 동안에 형성되어 지는 채널영역; 및 상기 외부베이스와 유사한 구조를 갖는 외부베이스 형성 동안에 형성되어 지는 소오스드레인 영역으로 이루어지는집적회로. [청구항 40] 제39항에 있어서,제1 도전체층 및 내부베이스 영역을 인접한 산화 필라멘트를 더 구비하며, 상기 필라멘트는 반도체층과 스페이서요소사이개제된것을특징으로 하는 바이폴라 트랜지스터. [청구항 42] 제41항에 있어서,상기 회로에서, 두번째 불순물원자들은 첫번째 불순물 0.1 내지 0.2배의 범위에 있는 두번째 불순물로 비소, 안티몬 및 게르마늄으로 구성된일군선택되는것을특징으로 하는집적회로. [청구항 43] 제41항에 있어서,상기 회로에서, 세번째 농도로서 주로 붕서로 확립된 순수 도전성을 가진 고농도로 도프된 매몰 콜렉터영역으로 된 pnp 트랜지스터에 있어서, 상기 영역은 세번째 농도보다 적은 네번째 농도로 네번째 불순물원자를 더 포함하고, 상기 네번째 원자는 실리콘보다 더 큰원자반경구비한것을특징으로 하는집적회로. [청구항 44] 제43항에 있어서,상기 회로에서, 두번째 및 네번째 불순물원자들은 비소이고, 네번째 농도는 0.1 내지 0.2배 첫번째농도 범위내에있는것을특징으로 하는집적회로. [청구항 46] 제45항에 있어서,상기 회로구조는 베이스영역을 물리적으로 콘택하는 상기 도전체가 있는 반도체표면에 형성된 외부베이스 영역을 가지는 트랜지스터포함하는집적회로 구조. [청구항 47] 제46항에 있어서,상기 구조에서, 스페이서는 반도체표면 상의 일구역을 한정하고, 트랜지스터는 외부베이스로 부터 분리되고 일구역에 형성된, 반도체층에 있는에미터포함하는것을특징으로 하는집적회로 구조. [청구항 60] 제59항에 있어서,상기 에미터를 형성하기 위하여 불순물을 주입하는 단계는, 상기 웨이퍼 상에 다결정 반도체의 두번째 층을 형성하는 단계; 에미터 도전체를 형성하기 위하여 상기 제1도전형 불순물로 상기 첫번째 섬의 내부베이스 영역을 콘택하는 상기 두번째 다결정층의 부분을 선택적으로 도핑하는 단계; 및 상기 에미터 영역을 형성하기 위하여 상기 에미터 도전체로 부터 상기 첫번째 섬으로 불순물을 확산하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 상의 복수의 분리된 섬에 집적회로제조하는공정.