문맥 (context)
[청구항 2]
제1항에 있어서,상기 트랜지스터는 매립된 채널구조를 갖는 제2게이트영역을 포함한 mosfet이고, 상기 제1게이트영역을 표면 채널구조갖는증폭형 광전변환소자.
[청구항 3]
제1항에 있어서,상기 트랜지스터는 매립된 채널구조를 갖는 제2게이트영역을 포함하는 접합게이트형 fet이고, 상기 제1게이트영역은 표면 채널 구조갖는증폭형 광전변환소자.
[청구항 4]
제2항에 있어서,상기 반도체 본체는 제1도전형을 갖고, 상기 트랜지스터는; 상기 신호전하들을 축적하기 위한 신호축적영역과 상기 트랜지스터의 채널 역할을 하는 채널영역을 포함하고, 상기 반도체 본체의 표면에 배치된 제2도전형의 제1반도체층; 상기 제1반도체층의 농도보다 고농도의 제2도전형 불순물을 함유하고 상기 트랜지스터의 소스와 드레인으로 기능하며, 상기 제1반도체층의 표면에 배치된 제2및 제3반도체층; 상기 제1반도체층상에 배치된 제2절연막; 및 상기 제2절연막상에 배치된 제2게이트전극; 을 포함하고, 상기 제2게이트영역은 상기 제1반도체층, 상기 제2절연막 및 상기 제2게이트전극으로 이루어지는증폭형 광전변환소자.
[청구항 5]
제3항에 있어서,상기 반도체 본체는 제1도전형을 갖고, 상기 트랜지스터는; 상기 트랜지스터의 채널 역할을 하는 채널영역을 포함하고, 상기 반도체 본체내에 배치된 제2도전형의 제1반도체층; 상기 제1반도체층의 농도보다 고농도의 제2도전형 불순물을 함유하고 상기 트랜지스터의 소스와 드레인으로 기능하며, 상기 제1반도체층의 표면에 배치된 제2, 제3반도체층; 및 상기 제1반도체층 위에 배치되고, 신호전하들을 축적하기 위한 신호전하 축적영역을 갖는 제1도전형의 제4반도체층; 을 포함하고, 상기 제2게이트영역이 상기 제1및 제4반도체층이루어지는증폭형 광전변환소자.
[청구항 6]
제5항에 있어서,상기 트랜지스터가 상기 제4반도체층상에 배치된 제3절연막과 이 제3절연막 위에 배치된 제2게이트전극더 포함하는증폭형 광전변환소자.
[청구항 7]
제1항 내지 6항중 어느 한 항에 있어서,상기 신호전하들의 리세트 동작이 적어도 제1게이트전극에 인가된 전압을 제어함으로써, 그리고 상기 트랜지스터중의 반도체 본체 표면에 축적된 상기 신호전하들을 상기 제1게이트영역을 통해반도체본체의내부배출함달성되는증폭형 광전변환소자.
[청구항 8]
제1항 내지 6항중 어느 한 항에 있어서,상기 트랜지스터의 반도체 본체 표면에 소정량 이상의 과잉 신호전하들이 축적될 경우, 적어도 상기 제1게이트전극에 인가된 전압을 제어함으로써, 그리고 상기 과잉 신호전하들을 상기 제1게이트영역을 통해 상기 반도체 본체로 배출함으로써 블루밍(blooming) 억제동작달성하는증폭형 광전변환소자.
[청구항 9]
제1항 내지 6항중 어느 한 항에 있어서,상기 제1게이트전극에 인가된 전압을 제어함으로써, 그리고 상기 트랜지스터중의 반도체 본체의 내부로부터 상기 제1게이트영역을 통해 상기 반도체 본체 표면에 오프셋 전하들을 주입함으로써 오프셋 가산동작달성하는중폭형 광전변환소자.
[청구항 10]
제9항에 있어서,상기 주입된 오프셋 전하와 상기 트랜지스터의 반도체 본체 표면에 광전변환에 의해 축적된 전하의 합의 출력신호를 상기 주입된 오프셋 전하만의 출력신호에서 뺀 차신호출력하는증폭형 광전변환소자.
[청구항 11]
제7항에 있어서,상기 신호전하들의 리세트 동작의 타이밍에 따라 신호전하 축적시간을 제어하고, 상기 제1게이트전극에 인가된 전압, 또는 상기 제1게이트전극과 제2게이트전극에 인가된 전압을 제어하여 상기 타이밍결정하는증폭형 광전변환소자.
[청구항 13]
제12항에 있어서,상기 증폭형 광전변환소자들 각각에서; 상기 제1게이트영역은 표면 채널 구조를 갖고, 상기 트랜지스터는 상기 제1게이트영역에 인접 배치되고 매립 채널 구조를 갖는 제2게이트영역, 소스영역 및 드레인영역을 갖는 전계효과 트랜지스터이며, 상기 제2게이트영역은 상기 드레인영역과 제1게이트영역으로 둘러싸이고, 상기 증폭형 광전변환소자들 각각은 상기 드레인영역과 제1게이트영역중의 적어도 일방에 의해 인접 광전변환소자들분리되는고체촬상장치.
[청구항 14]
제12항에 있어서,상기 복수의 증폭형 광전변환소자들은 제1방향을 따라 어레이 형태로 배치되고, 이들 증폭형 광전변환소자들 각각에 있어서; 상기 제1게이트영역은 표면 채널 구조를 갖고, 상기 트랜지스터는 상기 제1게이트영역에 인접 배치되고 매립 채널 구조를 갖는 제2게이트영역, 소스영역 및 드레인영역을 갖는 전계효과 트랜지스터이며, 상기 트랜지스터는 일방에서 상기 증폭형 광전변환소자들에 인접하는 제1증폭형 광전변환소자의 트랜지스터와 함께 상기 소스영역을 공유하고, 타방에서 상기 증폭형 광전변환소자들에 인접하는 제2증폭형 광전변환소자의 트랜지스터와 함께 상기 드레인영역 및 제1게이트영역공유하는고체촬상장치.
[청구항 15]
제14항에 있어서,상기 복수의 증폭형 광전변환소자들은 상기 제1및 제2방향을 따라 2차원 어레이로 배치되고, 상기 제2방향으로 상기 증폭형 광전변환소자에 인접하는 일방의 증폭형 광전변환소자의 트랜지스터 및 상기 제2증폭형 광전변환소자에 인접하는 상기 일방의 증폭형 광전변환소자의 트랜지스터가 상기 드레인영역을 더 공유하며, 상기 제2방향으로 상기 증폭형 광전변환소자에 인접하는 타방의 증폭형 광전변환소자의 트랜지스터 및 상기 제2증폭형 광전변환소자에 인접하는 상기 타방의 증폭형 광전변환소자의 트랜지스터가 상기 제1게이트영역더 공유하는고체촬상장치.
[청구항 16]
제12항 내지 15항중 어느 한 항에 있어서,상기 복수의 증폭형 광전변환소자들각각이 mosfet인고체촬상장치.
[청구항 17]
제12항 내지 15항중 어느 한 항에 있어서,상기 복수의 증폭형 광전변환소자들각각이 접합게이트형인고체촬상장치.
[청구항 18]
제16항에 있어서,상기 반도체 본체가 제1도전형을 갖고, 상기 제1게이트영역은 상기 반도체 본체의 일부, 상기 반도체 본체의 상기 일부상에 형성된 제1절연막 및 상기 제1절연막상에 형성된 제1게이트전극을 포함하며, 상기 트랜지스터는 상기 제1게이트영역에 인접하게 상기 반도체 본체 표면에 배치된 제2도전형의 제1반도체층을 포함하고, 상기 소스영역과 드레인영역 상기 제1반도체층중에 형성되며, 상기 제2게이트영역은 상기 제1반도체층의 일부, 상기 제1반도체층의 상기 일부상에 형성된 제2게이트절연막 및 상기 제2게이트절연막상에 형성된 제2게이트전극포함하는고체촬상장치.
[청구항 19]
제17항에 있어서,상기 반도체 본체가 제1도전형을 갖고, 상기 제1게이트영역은 상기 반도체 본체의 일부, 상기 반도체 본체의 상기 일부상에 형성된 제1절연막 및 상기 제1절연막상에 형성된 제1게이트전극을 포함하며, 상기 트랜지스터는 상기 제1게이트영역에 인접하게 상기 반도체 본체 표면에 배치된 제2도전형의 제1반도체층과, 상기 제1반도체층의 표면에 형성되어 각각 소스영역과 드레인영역으로 작용하는 제2및 제3반도체층을 포함하고, 상기 제2게이트영역은 상기 제1반도체층의 일부와, 상기 제1반도체층의 일부중에 배치된 제1도전형의 제4반도체층포함하는고체촬상장치.
[청구항 20]
제19항에 있어서,상기 트랜지스터는 상기 제4반도체층상에 형성된 제3절연막과 상기 제3절연막상에 형성된 제2게이트전극포함하는고체촬상장치.
[청구항 21]
제20항에 있어서,상기 제2게이트전극은 상기 제2반도체층을 따라 형성된 제1부전극과 상기 제3반도체층을 따라 형성된 제2부전극갖는고체촬상장치.
[청구항 22]
제18항 또는 제20항에 있어서,상기 복수의 증폭형 광전변환소자들의 제1게이트전극들 각각을 전기적으로 접속하는 제1클럭라인들; 상기 복수의 증폭형 광전변환소자들의 제2게이트전극들 각각을 전기적으로 접속하는 제2클럭라인들; 및 상기 복수의 증폭형 광전변환소자들의 제2반도체층들 각각을 전기적으로 접속하는 신호라인들;을 포함하고, 상기 복수의 증폭형 광전변환소자들의 제3반도체층들 각각에 소정의 전압인가되는고체촬상장치.
[청구항 23]
제19항에 있어서,상기 복수의 증폭형 광전변환소자들의 제1게이트전극들 각각을 전기적으로 접속하는 제1클럭라인들; 상기 복수의 증폭형 광전변환소자들의 제3반도체층들 각각을 전기적으로 접속하는 제2클럭라인들; 및 상기 복수의 증폭형 광전변환소자들의 제2반도체층들 각각을 전기적으로 접속하는 신호라인들; 을포함하는고체촬상장치.
[청구항 24]
제15항에 있어서,상기 증폭형 광전변환소자들 각각의 제1게이트영역은 기부(基部)와 이 기부로부터 제1방향으로 뻗어있는 지부(枝部)를 갖고, 상기 소스영역과 제2게이트영역은 각각 상기 제2방향으로 인접하는 증폭형 광전변환소자의 소스영역 및 제2게이트영역으로부터상기지부에의해분리되는고체촬상장치.
[청구항 25]
제24항에 있어서,상기 제1게이트전극의 상기 기부는 상기 제2방향으로 인접하는 2개의 증폭형 광전변환소자들의 드레인영역들 사이에 삽입되고, 상기 기부와 드레인영역의 배열주기는 상기 제2게이트영역의 상기 제2방향으로의 주기에 대해 반주기시프트되는고체촬상장치.
[청구항 26]
제24항에 있어서,상기 기부와 드레인영역의 상기 제2방향으로의 배열주기는 상기 인접한 증폭형 광전변환소자의 기부와 드레인영역의 상기 제1방향으로의 주기에 대해 1 주기시프트되는고체촬상장치.
[청구항 27]
제15항에 있어서,상기 증폭형 광전변환소자들 각각의 상기 제1게이트전극, 드레인영역 및 제2게이트전극은 상기 제2방향으로 인접하는 증폭형 광전변환소자의 각각의 제1게이트전극, 드레인영역 및 제2게이트전극에 전기적으로 접속되고, 상기 소스영역은 상기 제1방향으로 인접하는 증폭형 광전변환소자의 소스영역에 전기적접속되는고체촬상장치.
[청구항 29]
제1항에 있어서,상기 트랜지스터는, 출력기간중 반도체 본체의 표면으로부터 전송되지 않는 상기 축적된 신호전하의 변화에 응답하여 출력기간중 전기 신호의 변화를 출력하며, 상기 제1게이트영역은, 상기 출력기간후 상기 축적된신호전하전송하는것을특징으로 하는증폭형 광전변환소자.
[청구항 30]
제12항에 있어서,상기 트랜지스턴는, 출력기간중 반도체 본체의 표면으로부터 전송되지 않는 상기 축적된 신호전하의 변화에 응답하여 출력기간중 전기 신호의 변화를 출력하며, 상기 제1게이트영역은, 상기 출력기간후 상기 축적된신호전하전송하는것을특징으로 하는고체촬상장치.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
증폭형 광전변환소자에서 반도체 본체 표면에 과잉 신호전하가 축적될 경우, 블루밍(blooming) 현상을 억제하기 위해 수행되는 동작은 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation증폭형 광전변환소자에서 반도체 본체 표면에 과잉 신호전하가 축적될 때 블루밍(blooming) 현상을 억제하기 위해 수행되는 동작을 찾는다.
-
2정보 추출
information_extraction청구항 8에서 '과잉 신호전하들이 축적될 경우'와 '블루밍(blooming) 억제동작'에 관한 구절을 추출한다.
- 상기 트랜지스터의 반도체 본체 표면에 소정량 이상의 과잉 신호전하들이 축적될 경우, 적어도 상기 제1게이트전극에 인가된 전압을 제어함으로써, 그리고 상기 과잉 신호전하들을 상기 제1게이트영역을 통해 상기 반도체 본체로 배출함으로써 블루밍(blooming) 억제동작달성하는증폭형 광전변환소자
-
3근거 선택
evidence_selection블루밍 억제를 위한 구체적인 동작인 '제1게이트전극에 인가된 전압 제어'와 '과잉 신호전하를 제1게이트영역을 통해 반도체 본체로 배출'하는 부분을 선택한다.
- 적어도 상기 제1게이트전극에 인가된 전압을 제어함으로써, 그리고 상기 과잉 신호전하들을 상기 제1게이트영역을 통해 상기 반도체 본체로 배출함으로써 블루밍(blooming) 억제동작달성
-
4논리 통합
logical_integration과잉 신호전하가 축적될 때 제1게이트전극의 전압을 제어하고, 이를 통해 과잉 전하를 제1게이트영역을 거쳐 반도체 본체로 배출하는 것이 블루밍 억제 동작임을 연결한다.
-
5결론 도출
conclusion_formulation질문에 대한 답변으로 제1게이트전극에 인가된 전압을 제어하고, 과잉 신호전하를 제1게이트영역을 통해 반도체 본체로 배출하는 동작을 정리한다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
적어도 상기 제1게이트전극에 인가된 전압을 제어함으로써, 그리고 상기 과잉 신호전하들을 상기 제1게이트영역을 통해 상기 반도체 본체로 배출함으로써 블루밍(blooming) 억제동작을 달성한다.
핵심 해석 (core_interpretation)
증폭형 광전변환소자에서 과도한 신호전하 축적으로 인한 블루밍 현상을 방지하기 위해, 제1게이트전극의 전압을 제어하여 과잉 전하를 제1게이트영역을 통해 반도체 본체 내부로 배출하는 기술적 수단을 제공한다.