양자 구조를 이용한 반도체 장치 document_id 1019950005712

[청구항 2] 제 1항에 있어서,상기 버퍼층이 sige로 형성된 양자구조이용한반도체장치. [청구항 3] 제 1항에 있어서,상기 소오스영역 및 드레인영역은 5×1018~5×1019정도로 도핑되어 400~1000å 두께로 형성된 양자구조이용한반도체장치. [청구항 4] 제 1항에 있어서,상기 스위칭영역은, 상기 실리콘 보다 에너지 대역 폭이 더 크도록 실리콘과 4족의 반도체 합금으로 이루어진 제 1 및 제 2 장벽층과, 상기 제 1 및 제 2 장벽층 사이에 상기 제 1 및 제 2 장벽층보다 에너지 대역 폭이 큰 실리콘과 4족의 반도체 합금으로 형성된 채널영역을 포함하는 양자구조이용한반도체장치. [청구항 5] 제 4항에 있어서,상기제 1 및 제 2장벽층이 sic로 이루어진 양자구조이용한반도체장치. [청구항 7] 제 4항에 있어서,상기 게이트전극이 상기 채널영역의 상부에 형성된 양자구조이용한반도체장치. [청구항 8] 제 7항에 있어서,상기 채널영역이 sige로 형성된 양자구조이용한반도체장치. [청구항 9] 제 8항에 있어서,상기 채널영역이 200~500å 두께로 형성된 양자구조이용한반도체장치. [청구항 10] 제 1항에 있어서,상기 스위칭영역은 상기 실리콘 보다 에너지 대역 폭이 더 크도록 실리콘과 4족의 반도체들의 합금으로 이루어진 장벽층으로 이루어진 양자구조이용한반도체장치. [청구항 11] 제 10항에 있어서,상기 장벽층의 sigec로 형성된 양자구조이용한반도체장치. [청구항 12] 제 11항에 있어서,상기 장벽층의 상부에 각각 다른 전압원을 갖는 제 1 및 제 2 게이트전극이 형성된 양자구조이용한반도체장치. [청구항 13] 제 12항에 있어서,상기 제 1게이트전극을 워드라인에 접속되어 접촉되는 부분의 장벽층의 포텐샬을 최대가 되도록 하는 양자구조이용한반도체장치. [청구항 14] 제 13항에 있어서,상기 제 2게이트전극에 접촉되는 부분의 장벽층의 포테샬을 높이를 조절하는 동작전압원접속된양자구조를 이용을 반도체장치. [청구항 15] 제1항에 있어서,상기 캐패시터가 pzt(pb(zr ti)03) 또는 bst(ba(sr ti)03)의 고유전물질로 형성된 양자구조이용한반도체장치. [청구항 16] 제1항 내지 제15항 중 어는 한 항에 있어서,상기 제1도전형이 n형 이고 제2도전형이 1형인 양자구조이용한반도체장치. [청구항 17] 제1항 내지 제15항 중 어느 한 항에 있어서,상기 제1도전형이 p형 이고 제2도전형이 1형인 앙자구조이용한반도체장치. [청구항 19] 반절연성 실리콘기관과 상기 실리콘기관 상에 결정 성장된 실리콘과 4족의 반도체 합금으로 이루어진 버퍼층과, 상기 버퍼층 상에 제1도전형의 불순물이 고농도로 도핑된 실리콘이 결정 성장되어 형성된 소으스영역 및 드레인영역과 상기 소오스영역과 상기 드레인영역 사이에 상기 실리콘 보다 에너지대역 폭이 더 크도록 실리콘과 4족의 반도체들의 합금으로 형성되어 전하의 흐름을 제어하는 제2도전형의 장벽층, 상기 소오스영역, 장벽층 및 드레인영역에 형성된 소오스전극, 제1및 제2게이트전극 및 드레인전극과, 상기 드레인전극의 상부와 일측이 접촉되고 타측이 스토리전극과 접촉된 캐패시터를 포함 하는 양자구조를 이용한 반도체장치