문맥 (context)
[청구항 1]
선택가능한 데시메이션 비율을 갖는 데시메이션 필터로서, 외부로부터 구해진 적어도 하나의 양자화된 전기 신호들의 스트림 - 상기 전기 신호들은 소정의 레이트를 가짐 - 을 필터링하는 데시메이션 필터에 있어서,
외부로부터 구해진 데시메이션 비율 선택 신호들의 세트에 응답하여 복수의 출력 포트들 각각에 사전에 정규화된 개별적인 계수 신호를 제공하는 계수 발생기로서, n+s-1개의 정규화기(normalizer) 출력 포트들 각각에 정규화된 개별적인 계수 신호를 제공하는 정규화기 회로를 포함하는 계수 발생기 및
상기 계수 발생기에 접속되어 상기 계수 발생기에서 발생된 각각의 정규화된 계수 신호들을 수신하는 누산기로서, 상기 적어도 하나의 양자화된 전기 신호들의 스트림을 수신하도록 접속되어, 수신된 각각의 정규화된 계수 신호들로 마스킹하여 복수의 누산기 출력 신호들을 생성하는 누산기
를 포함하며,
여기서, n은 2 n 이 상기 데시메이션 필터의 데시메이션 비율의 상한을 구성하도록 선택된 정수이고, s는 상기 데시메이션 필터에 의해 제공된 선택가능한 데시메이션 비율들의 개수에 해당하는 정수로서 2 n-(s-1) 이 상기 데시메이션 필터의 데시메이션 비율의 하한을 구성하도록 선택되며, 상기 n+s-1개의 정규화기 출력 포트들은 상기 계수 발생기의 상기 복수의 출력 포트들을 포함하는 것을 특징으로 하는 데시메이션 필터
[청구항 2]
선택가능한 데시메이션 비율을 갖는 데시메이션 필터로서, 외부로부터 구해진 적어도 하나의 양자화된 전기 신호들의 스트림 - 상기 전기 신호들은 소정의 레이트를 가짐 - 을 필터링하는 데시메이션 필터에 있어서,
외부로부터 구해진 데시메이션 비율 선택 신호들의 세트에 응답하여 복수의 출력 포트들 각각에 사전에 정규화된 개별적인 계수 신호를 제공하는 계수 발생기로서,
소정의 카운터 클럭 신호에 응답하여 n개의 카운터 출력 포트들 각각에 개별적인 카운터 출력 신호를 제공하도록 되어 있는 n-비트 카운터,
상기 n-비트 카운터에 접속되어 각각의 카운터 출력 신호들을 수신하고, 인버터 제어 신호에 응답하여 각각의 수신된 카운터 출력 신호를 선택적으로 반전 또는 비반전하는 인버터 회로 및
상기 인버터 회로로부터 각각의 출력 신호를 수신하도록 접속되고, 상기 외부로부터 구해진 데시메이션 비율 선택 신호들의 세트에 응답하여 n+s-1개의 정규화기 출력 포트들 각각에 개별적인 정규화된 계수 신호들을 제공하는 정규화기 회로
를 포함하는 계수 발생기 및
상기 계수 발생기에 접속되어 상기 계수 발생기에서 발생된 각각의 정규화된 계수 신호들을 수신하는 누산기로서, 상기 적어도 하나의 양자화된 전기 신호들의 스트림을 수신하도록 접속되어, 수신된 각각의 정규화된 계수 신호들로 마스킹하여 복수의 누산기 출력 신호들을 생성하는 누산기
를 포함하며,
여기서, n은 2 n 이 상기 데시메이션 필터의 데시메이션 비율의 상한을 구성하도록 선택된 정수이고, s는 상기 데시메이션 필터에 의해 제공된 선택가능한 데시메이션 비율들의 개수에 해당하는 정수로서 2 n-(s-1) 이 상기 데시메이션 필터의 데시메이션 비율의 하한을 구성하도록 선택되며, 상기 n+s-1개의 정규화기 출력 포트들은 상기 계수 발생기의 상기 복수의 출력 포트들을 포함하는 것을 특징으로 하는 데시메이션 필터
[청구항 3]
제2항에 있어서,상기 정규화기 회로는 상기 인버터 회로에 제각기 접속되어 인버터 출력 신호들의 각각의 세트를 수신하는 복수의 멀티플렉서(multiplexer)를 포함하며,상기 멀티플렉서들 각각은 외부로부터 구해진 데시메이션 비율 선택 신호들의 세트의 소정의 조합에 응답하여 n+s-1개의 정규화기 출력 포트들 각각에 공급될 정규화된계수신호들각각생성하는것을특징으로 하는데시메이션 필터.
[청구항 4]
제3항에 있어서,상기 복수의 멀티플렉서들은 정규화된 계수 신호들을 비동기적으로 생성하기 위한회로포함하는것을특징으로 하는데시메이션 필터.
[청구항 5]
제3항에 있어서,상기 복수의 멀티플렉서들은 정규화된 계수 신호들을 생성하기 위해서 외부로부터 구해진 데시메이션 비율 선택 신호들의 세트에 응답하여 상기 인버터 출력신호들 각각을 사전에 시프트(shift)하고 영충전(zero-filling)회로수단포함하는것을특징으로 하는데시메이션 필터.
[청구항 6]
제5항에 있어서,상기 누산기는 2n-비트누산기포함하는것을특징으로 하는데시메이션 필터.
[청구항 7]
제6항에 있어서,상기 누산기는 복수의 2n개의 스테이지들을 포함하고 상기 스테이지들 각각은 상기 누산기로부터 2n개의 비트들 중의 하나를 생성하도록있는것을특징으로 하는데시메이션 필터.
[청구항 8]
제7항에 있어서,상기2n개의 스테이지들 각각은다채널스테이지포함하는것을특징으로 하는데시메이션 필터.
[청구항 9]
제8항에 있어서,상기 각각의 다채널 스테이지는,두 개의 입력 포트들을 갖고 있으며, 이들 두 개의 입력 포트들 중 한 입력 포트에서는 상기 적어도 하나의 양자화된 신호들 각각의 스트림을 수신하고, 상기 두 개의 입력 포트들 중 다른 입력 포트에서는 부가적인 양자화된 신호들 각각의 스트림을 수신하도록 접속된 신호-스트림 멀티플렉서(signal-stream multiplexer),두 개의 입력 포트들을 갖고 있으며, 이들 두 개의 입력 포트들 중 한 입력 포트에서 상기 신호 스트림 멀티플렉서로부터 출력 신호를 수신하도록 접속되어 있고, 상기 정규화기 회로에 의해 공급되어 상기 두 개의 입력 포트들 중 다른 입력 포트에서 수신된 각각의 정규화된 계수 신호를 상기 양자화된 신호들 각각의 스트림과 마스킹하여 출력 포트에 마스킹된 신호를 공급하는 "and" 게이트,각각의 누적 마스킹된 출력 신호를 공급하기 위하여, 두 개의 피가수(summand) 입력 포트들과 한 개의 합 출력 포트를 갖고 있으며, 상기 두 개의 피가수 입력 포트들 중 하나에서 상기 게이트로부터 마스킹된 신호를 수신하도록 접속되어 있고, 캐리-인 신호(carry-in signal)를 수신하기 위한 캐리-인 입력 포트와, 상기 2n개의 스테이지들 중의 연이은 한 스테이지에 접속되어 캐리-아웃 신호(carry-out signal)를 상기 2n개의 스테이지들 중의 마지막 스테이지를 제외한 상기 연이은 한 스테이지로 전달하기 위한 캐리-아웃 출력 포트 - 상기 캐리-아웃 출력 포트는 상기 마지막 스테이지에서 상기 오버플로 검출기에 결합됨 - 를 갖고 있는 가산기,상기 가산기로부터 누적 마스킹된 출력 신호들에 각각 지연을 부여하는 지연 수단,pipe 신호에 응답하여 두 개의 개별적인 피드백 경로들 내에서 상기 지연 수단을 상기 두 개의 피가수 입력 포트들 중의 다른 하나에 선택적으로 접속하는 멀티플렉싱 수단(multiplexing means) 및제각기 상기 지연 수단에 접속되어 래치 클럭 신호(latch clock signal)에 응답하여 각각의 필터링된 출력 신호를 제공하는래칭유닛들의세트포함하는것을특징으로 하는데시메이션 필터.
[청구항 10]
제9항에 있어서,상기 지연 수단은 직렬로 접속된복수의지연 유닛들포함하는것을특징으로 하는데시메이션 필터.
[청구항 11]
제10항에 있어서,상기 지연 유닛들 중 제1 지연 유닛은 상기 가산기로부터 누적 출력 신호를 직접 수신하기 위해 접속되어 있고, 상기 지연 유닛들 중 최종 지연 유닛은 pipe 신호가 두 개의 소정의 레벨들 중 한 레벨에 도달할 때마다 상기 두 개의 피드백 경로들 중 한 경로를 통해서 상기 피가수 입력 포트들 중의 다른 하나에선택적접속되는것을특징으로 하는데시메이션 필터.
[청구항 12]
제11항에 있어서,상기 지연 유닛들 중다른 한 유닛은 pipe 신호가 두 개의 소정의 레벨들 중 다른 레벨에 도달할 때마다 상기 두 개의 피드백 경로들 중 다른 경로를 통해서 상기 피가수 입력 포트들 중의 다른 하나에선택적접속되는것을특징으로 하는데시메이션 필터.
[청구항 13]
제9항에 있어서,1비트 변조기를 각각 포함하는 개별적인 시그마-델타 변조기들(sigma-delta modulators)이 상기 양자화된 전기 신호들 각각의 스트림을 상기 신호-스트림멀티플렉서공급하는것을특징으로 하는데시메이션 필터.
[청구항 14]
제2항에 있어서,상기 누산기에 접속되어 상기 누산기 내의 오버플로 상태를 검출하기 위한오버플로검출기더포함하는것을특징으로 하는데시메이션 필터.
[청구항 15]
제2항에 있어서,것을특징으로 하는데시메이션 필터.
[청구항 16]
선택가능한 데시메이션 비율을 갖는 데시메이션 필터로서, 외부로부터 구해 진 적어도 하나의 양자화된 전기 신호들의 스트림 - 상기 전기 신호들은 소정의 레이트를 가짐 - 을 필터링하는 데시메이션 필터에 있어서,
외부로부터 구해진 데시메이션 비율 선택 신호들의 세트에 응답하여 복수의 출력 포트들 각각에 사전에 정규화된 개별적인 계수 신호를 제공하는 계수 발생기로서,
소정의 카운터 클럭 신호에 응답하여 n개의 카운터 출력 포트들 각각에 개별적인 카운터 출력 신호를 제공하도록 되어 있는 n-비트 카운터,
상기 n-비트 카운터에 접속되어 각각의 카운터 출력 신호들을 수신하고, 인버터 제어 신호에 응답하여 각각의 수신된 카운터 출력 신호를 선택적으로 반전 또는 비반전하는 인버터 회로 및
상기 인버터 회로로부터 각각의 출력 신호를 수신하도록 접속되고, 상기 구해진 데시메이션 비율 선택 신호들의 세트에 응답하여 n+s-1개의 정규화기 출력 포트들 각각에 개별적인 정규화된 계수 신호들을 제공하는 정규화기 회로
를 포함하는 계수 발생기,
상기 계수 발생기에 접속되어 상기 계수 발생기에서 발생된 각각의 정규화된 계수 신호들을 수신하는 누산기로서, 상기 적어도 하나의 양자화된 전기 신호들의 스트림을 수신하도록 접속되어, 수신된 각각의 정규화된 계수 신호들로 마스킹하여 복수의 누산기 출력 신호들을 생성하는 누산기 및
상기 누산기에 접속되어 상기 누산기 내의 오버플로 상태(overflow condition)를 검출하기 위한 오버플로 검출기
를 포함하며,
여기서, n은 2 n 이 상기 데시메이션 필터의 데시메이션 비율의 상한을 구성하도록 선택된 정수이고, s는 상기 데시메이션 필터에 의해 제공된 선택가능한 데시메이션 비율들의 개수에 해당하는 정수로서 2 n-(s-1) 이 상기 데시메이션 필터의 데시메이션 비율의 하한을 구성하도록 선택되며, 상기 n+s-1개의 정규화기 출력 포트들은 상기 계수 발생기의 상기 복수의 출력 포트들을 포함하는 것을 특징으로 하는 데시메이션 필터
[청구항 17]
제16항에 있어서,상기 정규화기 회로는 상기 인버터 회로에 제각기 접속되어 인버터 출력 신호들의 각각의 세트를 수신하는 복수의 멀티플렉서를 포함하며,상기 멀티플렉서들 각각은 외부로부터 구해진 데시메이션 비율 선택 신호들의 세트의 소정의 조합에 응답하여 n+s-1개의 정규화기 출력 포트들 각각에 공급될 정규화된계수신호들각각생성하는것을특징으로 하는데시메이션 필터.
[청구항 18]
제17항에 있어서,상기 복수의 멀티플렉서들은 정규화된 계수 신호들을 생성하기 위해 외부로 부터 구해진 데시메이션 비율 선택 신호들의 세트에 응답하여 상기 인버터 출력 신호들 각각을 사전에 시프트하고 영충전하도록상호접속되는것을특징으로 하는데시메이션 필터.
[청구항 19]
제18항에 있어서,상기 복수의 멀티플렉서들은 정규화된 계수 신호들을 비동기적으로 생성하기 위한회로포함하는것을특징으로 하는데시메이션 필터.
[청구항 20]
제18항에 있어서,것을특징으로 하는데시메이션 필터.
[청구항 21]
제20항에 있어서,양자화된 전기 신호들 각각의 스트림은 1비트 시그마-델타 변조기 각각으로부터의단일 비트신호 스트림포함하는것을특징으로 하는데시메이션 필터.
[청구항 22]
선택가능한 데시메이션 비율을 갖는 데시메이션 필터로서, 외부로부터 구해진 적어도 하나의 양자화된 전기 신호들의 스트림 - 상기 전기 신호들은 소정의 레이트를 가짐 - 을 필터링하는 데시메이션 필터에 있어서,
이진 전기 신호들의 단일 비트 스트림을 제공하는 적어도 하나의 시그마-델타 변조기를 포함한 단일 모놀리식 전자 집적 회로 칩(single monolithic electronic integrated circuit chip)을 포함하고,
상기 칩은,
외부로부터 구해진 데시메이션 비율 선택 신호들의 세트에 응답하여 복수의 출력 포트들 각각에 사전에 정규화된 개별적인 계수 신호를 제공하는 계수 발생기 로서, n+s-1개의 정규화기 출력 포트들 각각에 정규화된 개별적인 계수 신호를 제공하는 정규화기 회로를 포함하는 계수 발생기,
상기 계수 발생기에 접속되어 상기 계수 발생기에서 발생된 각각의 정규화된 계수 신호들을 수신하는 누산기로서, 상기 적어도 하나의 양자화된 전기 신호들의 스트림을 수신하도록 접속되어, 수신된 각각의 정규화된 계수 신호들로 마스킹하여, 복수개의 누산기 출력 신호들을 생성하는 누산기 및
상기 누산기에 접속되어 상기 누산기 내의 오버플로 상태를 검출하기 위한 오버플로 검출기
를 더 포함하며,
여기서, n은 2 n 이 상기 데시메이션 필터의 데시메이션 비율의 상한을 구성하도록 선택된 정수이고, s는 상기 데시메이션 필터에 의해 제공된 선택가능한 데시메이션 비율들의 개수에 해당하는 정수로서 2 n-(s-1) 이 상기 데시메이션 필터의 데시메이션 비율의 하한을 구성하도록 선택되며, 상기 n+s-1개의 정규화기 출력 포트들은 상기 개수 발생기의 상기 복수의 출력 포트들을 포함하는 것을 특징으로 하는 데시메이션 필터
[청구항 27]
제16항에 있어서,상기 누산기는 2n-비트누산기포함하는것을특징으로 하는데시메이션 필터.
[청구항 28]
제27항에 있어서,상기 누산기는 복수의 2n개의 스테이지들을 포함하고 상기 스테이지들 각각은 상기 누산기로부터 2n개의 비트들 중의 하나를 생성하도록있는것을특징으로 하는데시메이션 필터.
[청구항 29]
제28항에 있어서,상기2n개의 스테이지들 각각은다채널스테이지포함하는것을특징으로 하는데시메이션 필터.
[청구항 30]
제29항에 있어서,상기 각각의 다채널 스테이지는,두 개의 입력 포트들을 갖고 있으며, 이들 두 개의 입력 포트들 중 한 입력포트에서는 상기 적어도 하나의 양자화된 신호들 각각의 스트림을 수신하고, 상기 두 개의 입력 포트들 중 다른 입력 포트에서는 부가적인 양자와된 신호들 각각의 스트림을 수신하도록 접속된 신호 스트림 멀티플렉서,두 개의 입력 포트들을 갖고 있으며, 이들 두 개의 입력 포트들 중 한 입력 포트에서 상기 신호 스트림 멀티플렉서로부터 출력 신호를 수신하도록 접속되어 있고, 상기 정규화기 회로에 의해 공급되어 상기 두 개의 입력 포트들 중 다른 입력 포트에서 수신된 각각의 정규화된 계수 신호를 상기 양자화된 신호들 각각의 스트림과 마스킹하여 출력 포트에 마스킹된 신호를 공급하는 "and" 게이트,각각의 누적 마스킹된 출력 신호를 공급하기 위하여, 두 개의 피가수 입력 포트들과 한 개의 합 출력 포트를 갖고 있으며, 상기 두 개의 피가수 입력 포트들 중 하나에서 상기 게이트로부터 마스킹된 신호를 수신하도록 접속되어 있고, 캐리-인 신호를 수신하기 위한 캐리-인 입력 포트와, 상기 2n개의 스테이지들 중의 연이은 한 스테이지에 접속되어 캐리-아웃 신호를 상기 2n개의 스테이지들 중의 마지막 스테이지를 제외한 상기 연이은 한 스테이지로 전달하기 위한 캐리-아웃 출력 포트 - 상기 캐리-아웃 출력 포트는 상기 마지막 스테이지에서 상기 오버플로 검출기에 결합됨 - 를 갖고 있는 가산기,상기 가산기로부터 누적 마스킹된 출력 신호들에 각각 지연을 부여하는 지연 수단,pipe 신호에 응답하여 두 개의 개별적인 피드백 경로들 내에서 상기 지연 유닛들 중 선정된 유닛들을 상기 두 개의 피가수 입력 포트들 중 다른 하나에 선택적으로 접속하는 2 대 1(two-to-one) 멀티플렉서 및상기 지연 유닛들 중 선정된 유닛들에 각각 접속되어 래치 클럭 신호에 응답하여 각각의 필터링된 출력 신호를 제공하기는 한쌍의래칭유닛포함하는것을특징으로 하는데시메이션 필터.
[청구항 31]
제30항에 있어서,상기 지연 유닛의 세트가 네 개의 각각의 직렬로 접속된지연 유닛포함하는것을특징으로 하는데시메이션 필터.
[청구항 32]
제31항에 있어서,상기 지연 유닛들 중 제1 유닛은 상기 가산기로부터 누적 출력 신호를 직접 수신하도록 접속되어 있고, 상기 지연 유닛들 중 제4 유닛은 pipe 신호가 두 개의 소정의 레벨들 중 한 레벨에 도달할 때마다 두 개의 피드백 경로들 중 한 경로를 통해서 상기 피가수 입력 포트들 중의 다른 하나에선택적접속되는것을특징으로 하는데시메이션 필터.
[청구항 33]
제32항에 있어서,상기 지연 유닛들 중 제3 유닛은 pipe 신호가 두 개의 소정의 레벨들 중 다른 레벨에 도달할 때마다 상기 두 개의 피드백 경로들 중 다른 경로를 통해서 상기 피가수 입력 포트들 중의 다른 하나에선택적접속되는것을특징으로 하는데시메이션 필터.
지시문 (instruction)
주어진 본문을 읽고 관련 정보를 분석하여 질문에 답하라.
질문 (question)
데시메이션 필터의 데시메이션 비율의 상한과 하한을 결정하는 정수 n과 s의 관계를 이용하여, 정규화기 회로가 제공하는 정규화기 출력 포트의 총 개수는 무엇인가?
추론 과정 (compact_reasoning)
-
1과제 해석
task_interpretation데시메이션 비율의 상한/하한을 결정하는 정수 n, s의 관계를 바탕으로 정규화기 회로가 제공하는 정규화기 출력 포트의 총 개수를 찾아야 한다.
-
2정보 추출
information_extraction청구항에서 n은 데시메이션 비율의 상한과 관련된 정수이고, s는 선택 가능한 데시메이션 비율의 개수와 관련된 정수임을 확인한다.
- n은 2 n 이 상기 데시메이션 필터의 데시메이션 비율의 상한을 구성하도록 선택된 정수이고, s는 상기 데시메이션 필터에 의해 제공된 선택가능한 데시메이션 비율들의 개수에 해당하는 정수
-
3근거 선택
evidence_selection정규화기 회로의 출력 포트 개수를 직접적으로 명시한 구절을 선택한다.
- n+s-1개의 정규화기(normalizer) 출력 포트들 각각에 정규화된 개별적인 계수 신호를 제공하는 정규화기 회로
-
4논리 통합
logical_integration질문에서 요구하는 'n과 s의 관계를 이용한 총 개수'는 청구항에 명시된 'n+s-1'이라는 수식과 일치함을 확인한다.
-
5결론 도출
conclusion_formulation정규화기 회로가 제공하는 정규화기 출력 포트의 총 개수는 n+s-1개이다.
-
6답변 생성
answer_generation추출된 정보를 바탕으로 최종 답변을 작성한다.
최종 답변 (final_answer)
정규화기 회로가 제공하는 정규화기 출력 포트의 총 개수는 n+s-1개이다.
핵심 해석 (core_interpretation)
본 발명은 데시메이션 비율의 상한(2^n)과 하한(2^n-(s-1))을 결정하는 정수 n과 s를 이용하여, 필요한 정규화된 계수 신호의 개수에 맞춰 n+s-1개의 정규화기 출력 포트를 구성하는 기술을 포함한다.