반도체 장치의 제조방법(Method of fabricating a semiconductor device) document_id 1019950031792

[청구항 2] 제1항에 있어서,상기 제1도전층(11)은 p형 폴리실리콘막이고, 제2도전층(15)은 p형 에피택셜층이고그리고제3도전층폴리실리콘막인것을특징으로 하는반도체장치 [청구항 3] 제1항에 있어서,상기 제1도전층(11)과 상기 제2도전층(15)은 상기 콘택홀의 측벽을 따라전기적연결되는것을특징으로 하는반도체장치 [청구항 4] p채널 mos트랜지스터(q1)와 n채널 mos트랜지스터(q2)로 이루어진 cmos인버터와 이 인버터의 출력단에 게이트가 연결된 바이폴라트랜지스터(q3)를 포함하는 반도체장치에 있어서 반도체기판(1)상에, 활성영역(2)과 비활성영역인 소자격리영역(3)을 형성하는 공정과 소정 패턴의 게이트산화막(4)을 상기 활성영역(2)상에 형성하는 공정과 상기 게이트산화막(4)상에 게이트전극(5)을 형성한 다음 이 게이트전극(5)양단에 측벽스페이서 를 형성하는 공정과 감광막을 이용하는 사진/식각범범을 사용하여 p+ 소오스/드레인 영역(6, 7)과 n+ 고농도층(8)을 형성하는 공정과 이어 제1절연막(9)을 그 위에 도포한 다음 상기 제1절연막(9)을 선택적으로 제거하여 p채널 mos트랜지스터지스터의 콘택홀(10)을 형성하는 공정과 상기 콘택홀(10)내에 충전하면서 소정패턴의 폴리실리콘막(11)을 형성하는 공정과 상기 폴리실리콘막(11)을 포함하여 그 위에 고온산화막(12)과 bpsg막(13)을 연소적으로 도포하는 공정과 상기 bpsg(13)상에 소정패턴의 감광막을 형성하여 마스크로 사용하여 상기 고온산화막(12)과 상기 폴리실리콘막(11) 및 상기 제1절연막(9)을 식각하여 제1콘택홀을 형성하는 공정과 상기 제1콘택홀내에서 상기 반도체기판(10)상에 p형 에피택셜층(15)을 형성하는 공정과 상기 제1콘택홀의 나머지 부분에 n형의 폴리실리콘막(16)을 형성하는 공정과; 방법 [청구항 5] 제4항에 있어서,상기 제1콘택홀을 형성하기 위해 실행되는 식각공정은 산화막과 폴리실리콘의 식각선택비가 1 : 1의조건실행되는것을특징으로 하는반도체장치의 제조방법 [청구항 6] 제4항에 있어서,상기 에피택셜층(15)의 형성공정은선택적에픽텍셜성장법이용하는것을특징으로 하는반도체장치의 제조방법 [청구항 7] 제4항에 있어서,상기 에피택셜층(15)이 상기 제1콘택홀내의 측면에서 상기 폴리실리콘막(11)과전기적접촉되는것을특징으로 하는반도체장치의 제조방법 [청구항 8] 제4항에 있어서,상기 제1콘택홀의 형성공정중에상기폴리실리콘막제거되는것을특징으로 하는반도체장치의 제조방법